cpld／fpga 文章最新資訊

Digilent Nexys3 FPGA開發(fā)板評測（二）

　　測試過程　　到現(xiàn)在已經(jīng)對Nexys3的硬件配置有了初步的了解。Nexys3的使用非常方便，平臺的搭建非常簡單，一根USB-micro下載線能搞定一切，不用額外的穩(wěn)壓電源或者變壓器供電，對工程師來說真是個福音，不用在辦公室和實(shí)驗(yàn)室來回奔波了。直接在辦公桌上就可以設(shè)計(jì)，下載程序。而且攜帶也很方便，只要有臺筆記本到那里都能開始工作?！　?.上電前準(zhǔn)備　　為了監(jiān)測一些通用的接口，我們還是要準(zhǔn)備一根USB-micro線用于與PC串口通信，一臺VGA監(jiān)視用的顯示器，一個USB口的鼠標(biāo)或鍵盤。有了這些基本可以監(jiān)測N
關(guān)鍵字： adept Nexys3 FPGA

FPGA的圖像處理技術(shù)，你知道多少？

　　最近一段時間一直在研究基于FPGA的圖像處理，乘著這個機(jī)會和大家交流一下，自己也順便總結(jié)一下。主要是為了大家對用FPGA做圖像處理有個感性的認(rèn)識，如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限，如有錯誤，歡迎大家批評指正。　　基于軟件的圖像處理方法存在著一些局限性，尤其是計(jì)算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺。許多圖像處理本身就是并行計(jì)算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面
關(guān)鍵字： FPGA 圖像處理算法

基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計(jì)

　　摘要：CPLD可編程技術(shù)具有功能集成度高、設(shè)計(jì)靈活、開發(fā)周期短、成本低等特點(diǎn)。介紹基于ATMEL　公司的CPLD芯片ATF1508AS設(shè)計(jì)的串并轉(zhuǎn)換和高速USB及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用。　　關(guān)鍵詞：CPLD 串并轉(zhuǎn)換 USB 　　可編程邏輯器件(PLD)是20世紀(jì)70年代在ASIC設(shè)計(jì)的基礎(chǔ)上發(fā)展起來的一種劃時代的新型邏輯器件。自PLD器件問世以來，制造工藝上采用TTL、CMOS、ECL及靜態(tài)RAM技術(shù)，器件類型有PROM、EPROM、 E2PROM、FPLA、PAL、GAL、PML
關(guān)鍵字： ATMEL CPLD USB

一種基于FPGA的SOC設(shè)計(jì)方案

　　為減少在印制電路板(PCB)設(shè)計(jì)中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路的設(shè)計(jì)方法，該方法按照高級微控制器總線架構(gòu)(AMBA)，設(shè)計(jì)ARM7處理器微系統(tǒng)及其外設(shè)電路，通過用搭建的系統(tǒng)對片外存儲器進(jìn)行擦寫，以及通過編寫軟硬件代碼定制符合ARM7外圍低速總線協(xié)議的用戶邏輯外設(shè)，驗(yàn)證了系統(tǒng)的準(zhǔn)確性，該系統(tǒng)可用于驗(yàn)證SOC設(shè)計(jì)系統(tǒng)。　　近年來，SOC技術(shù)得到了快速的發(fā)展，逐漸成為微電子行業(yè)的主
關(guān)鍵字： Actel FPGA SOC

基于CPLD的OMA-L137與ADS1178數(shù)據(jù)通信設(shè)計(jì)方案

　　引言　　串行外圍設(shè)備接口(Serial Peripheral InteRFace，SPI)總線技術(shù)是Motorola公司推出的一種高速同步串行輸入/輸出接口，近年來廣泛應(yīng)用于外部移位寄存器、D/A轉(zhuǎn)換器、 A/D轉(zhuǎn)換器、串行EEPROM、LED顯示器等外部設(shè)備的拓展。SPI總線是一種三線同步總線(CLK、SI-MO、SOMI)，可以共享，便于組成帶多個SPI接口的控制系統(tǒng)。其傳輸速率可編程，連接線少，具有良好的拓展性。　　ADS1178是一款典型的具有SPI接口的A/D轉(zhuǎn)換器，它可以方便地與
關(guān)鍵字： CPLD OMA-L137 ADS1178

一種基于FPGA的UART接口開發(fā)方案

　　由于FPGA的功能日益強(qiáng)大，開發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來越明顯，可以在FPGA芯片上集成UART功能模塊，從而簡化電路，縮小PCB面積，提高系統(tǒng)可靠性。此外，F(xiàn)PGA的設(shè)計(jì)具有很高的靈活性，可以方便地進(jìn)行升級和移植。　　設(shè)計(jì)背景　　通用異步收發(fā)器(Universal Asynchronous Receiver/Transmitter，UART)可以和各種標(biāo)準(zhǔn)串行接口，如RS 232和RS 485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低、可靠性高等優(yōu)點(diǎn)。一般UART由專用芯片如8250
關(guān)鍵字： FPGA UART RS-232

一種基于FPGA的振動信號采集處理系統(tǒng)

　　摘要：在振動信號采集和處理系統(tǒng)設(shè)計(jì)中，信號的處理時間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動信號采集處理系統(tǒng)，該系統(tǒng)通過振動信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化為數(shù)字信號送入FPGA，在FPGA處理設(shè)計(jì)中利用數(shù)據(jù)流控制方法并行實(shí)現(xiàn)了信號的采樣和處理，并在數(shù)據(jù)存儲和訪問過程中采用時鐘時標(biāo)方法判斷信號采樣過程中的數(shù)據(jù)丟失情況，有效提高了振動信號處理的實(shí)時性及可靠性。本設(shè)計(jì)在真實(shí)環(huán)境中進(jìn)行了驗(yàn)證，系統(tǒng)運(yùn)行穩(wěn)定可靠，滿足各項(xiàng)技術(shù)應(yīng)用要求。　　振動現(xiàn)象是機(jī)械設(shè)備運(yùn)
關(guān)鍵字： FPGA 傳感器 DSP

一種基于CPLD實(shí)現(xiàn)QPSK調(diào)制電路設(shè)計(jì)

　　QPSK是數(shù)字通信系統(tǒng)中一種常用的多進(jìn)制調(diào)制方式。其調(diào)制的基本原理：對輸入的二進(jìn)制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實(shí)際上QPSK信號是兩路正交雙邊帶信號?，F(xiàn)在人們對通信的要求越來越高，高速率、大容量、以及多業(yè)務(wù)，這些對有限的頻譜資源構(gòu)成了大的挑戰(zhàn)。因此，對相移鍵控的研究具有重要意義，因?yàn)樾诺罈l件的限制，大多數(shù)數(shù)字通信系統(tǒng)采用了對幅度波動不敏感的頻移鍵控、相移鍵控和相應(yīng)的派生調(diào)制方式。　　基于以上QPSK調(diào)制，本設(shè)計(jì)基于CPLD采用相位選擇法來實(shí)現(xiàn)調(diào)制。　　1。 QPSK調(diào)制
關(guān)鍵字： CPLD QPSK 調(diào)制

Maxim Integrated成為下一代Xilinx? UltraScale? FPGA電源方案主要供應(yīng)商

　　Maxim Integrated Products, Inc. 宣布成為Xilinx UltraScale FPGA電源方案的主要供應(yīng)商，Maxim為三款Xilinx FPGA參考設(shè)計(jì)提供電源管理方案。X-Fest 2014展會期間，系統(tǒng)設(shè)計(jì)人員可通過Xilinx Kintex UltraScale FPGA KCU105評估板對Maxim方案進(jìn)行評估。　　此次合作中，Maxim采用了十分靈活的InTune™數(shù)字電源產(chǎn)品，并首次將高密度、高效率的Volterra技術(shù)應(yīng)用到FPGA開發(fā)板
關(guān)鍵字： Maxim Integrated Xilinx FPGA

Maxim Integrated高精度、高速數(shù)據(jù)采集系統(tǒng)提供經(jīng)過驗(yàn)證的FPGA模擬I/O設(shè)計(jì)，有效加速產(chǎn)品上市

　　Maxim Integrated Products, Inc. 推出高速、18位數(shù)據(jù)采集系統(tǒng)(DAS)參考設(shè)計(jì)MAXREFDES74#，幫助FPGA工程師加快基于FPGA控制系統(tǒng)的評估和驗(yàn)證，以及產(chǎn)品的上市進(jìn)程。　　如何實(shí)現(xiàn)高精度、高速數(shù)字控制環(huán)路是擺在設(shè)計(jì)人員面前的一個難題?，F(xiàn)在，MAXREFDES74# DAS能夠?yàn)橐蟾呔?、高速?shù)據(jù)轉(zhuǎn)換的FPGA數(shù)字處理系統(tǒng)提供18位數(shù)據(jù)采集模擬輸入和輸出前端。MAXREFDES74#可直接插入標(biāo)準(zhǔn)FPGA I/O擴(kuò)展口(FMC)，參考設(shè)計(jì)包含完備的硬件、
關(guān)鍵字： Maxim Integrated FPGA 數(shù)據(jù)采集系統(tǒng)

基于FPGA的16抽頭FIR數(shù)字低通濾波器設(shè)計(jì)與仿真

　　摘要采用改進(jìn)并行分布式算法設(shè)計(jì)了一種16抽頭FIR數(shù)字低通濾波器，首先用Matlab工具箱中的FDATool設(shè)計(jì)濾波器系數(shù)，然后使用硬件描述語言Verilog HDL和原理圖，實(shí)現(xiàn)了子模塊和系統(tǒng)模塊設(shè)計(jì)，在Matlab與QuartusII中對系統(tǒng)模塊進(jìn)行聯(lián)合仿真。仿真結(jié)果表明，設(shè)計(jì)系統(tǒng)性能穩(wěn)定，濾波效果良好，且實(shí)用性較強(qiáng)。　　數(shù)字濾波器分為有限沖激響應(yīng)(FIR)和無限沖激響應(yīng)(IIR)兩種。其中，F(xiàn)IR數(shù)字濾波器在實(shí)現(xiàn)任意幅頻特性的同時能夠保證嚴(yán)格的線性相位特性。由于其單位沖激響應(yīng)是有限的，沒有
關(guān)鍵字： FPGA 低通濾波器 Matlab

RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片（ARM）及外圍芯片展示

　　下一篇：RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(FPGA)及外圍芯片　　四、RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(ARM)及外圍芯片展示　　看完了主控芯片(FPGA)以及外圍的一些芯片，我們再看看另一顆主控芯片。我們可以看到這是一顆Freescale (飛思卡爾)公司的iMAX283芯片，筆者百度了有關(guān)這個芯片的介紹，有興趣的可以看看，i.MX283 是一款低功率、高性能的多媒體應(yīng)用處理器，專為通用嵌入式工業(yè)控制和消費(fèi)電子市場而優(yōu)化。i.MX283內(nèi)核
關(guān)鍵字： FPGA Freescale iMAX283

RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片（FPGA）及外圍芯片

　　上一篇： RIGOL普源精電 MSO1104Z 示波器拆解之拆解屏蔽罩　　三、RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(FPGA)及外圍芯片　　先來個主控板的全身照吧　　 ? 　　主板部分我們先從主控芯片看起吧，大家猜猜看，那個是最主要的芯片，我猜一定是那個帶著散熱片的芯片吧。來張?zhí)貙懣纯窗伞? 　　 ? 　　我們可以看到許多信號都是從這個芯片出來的，看來是主控芯片無疑了，這個主控芯片上面加了個散熱片，散熱片和芯片之間用導(dǎo)熱硅膠固定著，
關(guān)鍵字： FPGA 散熱片 ADI

RIGOL普源精電 MSO1104Z 示波器拆解之拆解外殼

　　前段時間入手了普源精電的一款型號為MSO1104Z 示波器，用了一段時間，總體來說這款示波器，性能各方面都很不錯，對得起這個價格，通過購買和使用這款示波器，讓我對國產(chǎn)示波器有了新的認(rèn)識，對于這款示波器的性能還挺滿意，但不知道示波器內(nèi)部硬件設(shè)計(jì)如何，正好周末閑來無事，手癢難耐，決定拆來看看，一來是滿足自己的好奇心，因?yàn)楣P者是從事FPGA開發(fā)的，也看過一些示波器的拆機(jī)圖，里面有用到FPGA芯片，所以對于這款示波器是否也用到FPGA芯片以及用什么型號的FPGA芯片非常感興趣。二來是通過拆機(jī)能為想購買此款示波
關(guān)鍵字： FPGA 工具

萊迪思FPGA：定位低功耗、小尺寸、低成本

　　萊迪思(Lattice)半導(dǎo)體公司總裁兼CEO Darin Billerbeck近日訪華，帶來了最新推出iCE40 Ultra產(chǎn)品系列，并談了萊迪思FPGA的獨(dú)特定位。　　iCE40 Ultra?獨(dú)家集成了紅外遙控、條形碼、觸控、用戶識別、計(jì)步器等新興功能以及可供定制的極大靈活性，可加速移動設(shè)備的“殺手級”功能定制。相比競爭對手的方案，iCE40 Ultra FPGA在提供5倍更多功能的同時減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。　　
關(guān)鍵字：萊迪思 FPGA iCE40 201409