cortex-m0 文章進入cortex-m0 技術社區(qū)

基于Cypress Cortex-M4的智能顯示控制方案

引言 ? ? ?目前在物聯(lián)網(wǎng)相關應用中，包括使能家具顯示面板、工控顯示面板、手持設備、人臉識別等領域都在逐步由傳統(tǒng) 的黑白點陣LCD或者段式LCD顯示向彩色TFT屏顯示發(fā)展，主要是因為彩色TFT屏幕顯示內容豐富而且價格也越來越便宜，但是基于彩色TFT的顯示面板大都顯示內容復雜，效果多，素材占用資源大，這就對微處理器的處理能力提出了更高的要求，現(xiàn)在大多數(shù)的方案都是基于ARM9、A8或者更高端的處理器去實現(xiàn)相關功能，這些方案實現(xiàn)起來開發(fā)復雜，開發(fā)周期長， BOM成本
關鍵字： Cypress Cortex-M4 顯示

ARM Cortex-M23處理器的五大特色

　　ARM? Cortex?-M23采用TrustZone?技術，是尺寸最小、能效最高的處理器。小型嵌入式應用對芯片的安全性能有嚴格要求，基于ARMv8-M基線架構的Cortex-M23處理器則是最佳解決方案。　　本文中，我將帶各位領略全新Cortex-M23處理器的強大特色：　　Cortex-M23最重要的特色是加入了TrustZone安全基礎技術　　極緊湊的架構與布線　　強化的調試糾錯和追溯能力(對開發(fā)商的生產(chǎn)力提高至關重要)　　存儲保護單元獲得改善(該單元定義軟件組件的訪問許可，全新設計提
關鍵字： ARM Cortex-M23

《Cortex-M0權威指南》之體系結構---程序映像和啟動流程

　　我們先來看看程序映像。　　　　通常，Cortex-M0處理器的程序映像時從地址0x00000000處開始的?！　〕绦蛴诚耖_始處時向量表，其中包含了異常的其實地址(向量)，每個中斷向量的地址都等于“異常號*4”，比如，外部IRQ0的異常類型為16，因此其向量地址為16*4=0x40。這些向量的最低位都被置為1，以表示使用thumb指令。向量表的大小由實際使用的中斷個數(shù)決定?！　∠蛄勘碇邪薓SP的初始值，它存儲在向量表的頭四個字節(jié)?！　臀粫r，處理器首先讀取向量
關鍵字： Cortex-M0 處理器

詳解ARM Cortex-M33處理器：性能/功耗/安全的最佳平衡

　　基于ARM Cortex處理器的片上系統(tǒng)(SoC)解決方案適用于多種嵌入式設計細分市場，如物聯(lián)網(wǎng)、電機控制、醫(yī)療、汽車、家電自動化等。我們的處理器品種豐富且基于同一個標準架構，針對不同的產(chǎn)品市場提供廣泛而豐富的性能與成本組合。　　Cortex系列處理器主要基于3大產(chǎn)品類型量身開發(fā)，A系列：運行復雜系統(tǒng)的精細高端應用;R系列：高性能硬實時系統(tǒng);M系列：低功耗、確定性、成本敏感的微控制器，專門優(yōu)化以滿足其需求。　　最先采用ARMv8-M架構的2款處理器為Cortex-M23和Cortex-M33。
關鍵字： ARM Cortex-M33

《Cortex-M0權威指南》之體系結構---嵌套中斷控制器（NVIC）

　　為了管理中斷請求的優(yōu)先級并處理其他異常，Cortex-M0處理器內置了嵌套中斷控制器(NVIC)。NVIC的一些可編程控制器控制著中斷管理功能，這些寄存器被映射到系統(tǒng)地址空間里，它們所處的區(qū)域被稱為系統(tǒng)控制空間(SCS)?！　?nbsp; 　　NVIC有以下特性：　　靈活的中斷管理;　　支持嵌套中斷;　　向量化的異常入口　　中斷屏蔽　　靈活的中斷管理　　Cortex-M0處理器中，每一個外部中斷都可以被使能或者禁止，并且可以被設置為掛起狀態(tài)或者清除狀態(tài)。處理器的中斷可以是信號
關鍵字： Cortex-M0 中斷

《Cortex-M0權威指南》之Cortex-M0編程入門

　　嵌入式系統(tǒng)編程入門　　微控制器是如何啟動的　　為了保存編譯號的二進制程序代碼，大多數(shù)的現(xiàn)代微控制器都會包含片上flash存儲器。有些微控制器還可能有一個獨立的啟動ROM，里面裝有Bootloader程序。微控制器啟動后，再執(zhí)行flash的用戶程序前，Bootloader會首先運行?！　≡趶臀涣鞒讨?，處理器會取出MSP的初始化值和復位向量，然后開始執(zhí)行復位處理，這些信息都放在一個叫做啟動代碼的程序文件中。啟動代碼中的復位處理可能還會旅行初始化的職責，比如時鐘控制電路和鎖相環(huán)PLL的初始化。有些情況下，系
關鍵字： Cortex-M0

《Cortex-M0權威指南》之體系結構---異常和中斷

　　異常會引起程序控制的變化。在異常發(fā)生時，處理器停止當前的任務，轉而執(zhí)行異常處理程序，異常處理完成后，會繼續(xù)執(zhí)行剛才的任務。異常分為很多種，中斷是其中之一。Cortex-M0處理器最多支持32個外部中斷(IRQ)和一個不可屏蔽中斷(NMI)，中斷事件的處理叫做中斷服務程序(ISR)，中斷一般由片上的IO口的外部輸入產(chǎn)生(邊沿觸發(fā)和電平觸發(fā))?！　ortex-M0處理器上可用的中斷數(shù)量不確定，由廠商決定，最多32個外部中斷。如果系統(tǒng)的外設很多，由于中斷數(shù)目有限，多個中斷源可能使用同一個中斷連接。　　除了
關鍵字： Cortex-M0 中斷

《Cortex-M0權威指南》之體系結構---嵌套中斷控制器（NVIC）

　　為了管理中斷請求的優(yōu)先級并處理其他異常，Cortex-M0處理器內置了嵌套中斷控制器(NVIC)。NVIC的一些可編程控制器控制著中斷管理功能，這些寄存器被映射到系統(tǒng)地址空間里，它們所處的區(qū)域被稱為系統(tǒng)控制空間(SCS)。　　NVIC有以下特性：　　靈活的中斷管理;　　支持嵌套中斷;　　向量化的異常入口　　中斷屏蔽　　靈活的中斷管理　　Cortex-M0處理器中，每一個外部中斷都可以被使能或者禁止，并且可以被設置為掛起狀態(tài)或者清除狀態(tài)。處理器的中斷可以是信號級的(在中斷服務程序清除中斷請求以前，外設的
關鍵字： Cortex-M0 NVIC

ARM Powered 智能設備，新穎別致的節(jié)日禮物

　　歲末年終，一波波購物海潮澎湃來襲，圣誕季與新年季也正式拉開了帷幕。給晚輩，給愛人，給孩子的過節(jié)禮品你都預備好了嗎?這一次，讓ARM來為你推薦幾款新鮮新穎的小玩藝兒吧，相信一定會陪同你珍愛的人渡過異乎尋常的假期?！　　綡ush智能耳塞：睡得平穩(wěn)，起得準時】　　歇息和節(jié)日老是一對形影不離的好朋友，繁忙了一年，總算可以趁著節(jié)日的空檔好好補個覺?？靵韲L嘗Hush吧!它可是號稱“世界上第一款智能耳塞”呢。Hush拙劣地將熱遲鈍回憶泡沫耳塞和播放舒緩音效的耳機相結合，無效地將樂音和攪擾阻隔在好夢外。固然，用戶也不
關鍵字： ARM Cortex-M4

《Cortex-M0權威指南》之體系結構---?？臻g操作

　　棧空間作為一種存儲器使用機制，是“先入先出”的結構，在系統(tǒng)空間中用作臨時數(shù)據(jù)的存儲。?？臻g操作的關鍵之一為棧指針寄存器，每次執(zhí)行棧操作時，棧指針的內容會自動移動。在M0處理器中，棧指針為R13(SP)，而且物理上存在兩個棧指針，MSP，PSP，但每次只會使用一個，由CONTROL寄存器以及處理器的運行狀態(tài)決定。　　向棧中存入數(shù)據(jù)叫“壓?！?使用PUSH指令)，回復數(shù)據(jù)叫“出?！?使用POP指令)。根據(jù)架構不同，有些處理器壓棧后地址增加，有些地址減小。Cortex-M0操作基于“滿遞減”的棧模型，意味著
關鍵字： Cortex-M0 寄存器

《Cortex-M0權威指南》之體系結構---存儲器系統(tǒng)

　　Cortex-M0處理器為32位處理器，所以具有最大4G的尋址空間。在體系結構上，存儲器空間被劃分位一系列的區(qū)域，每個區(qū)域都有推薦的用途，以提高不同設備間的可移植性。　　M0處理器內置了各種不見，例如NVIC和一些調試部件，它們都被映射到系統(tǒng)空間的固定地址上。因此所有基于M0的設備在中斷控制和調試方面，都由相同的編程模式。這種處理有利于軟件移植，也方便調試工具提供商位M0的微控制器和片上系統(tǒng)SOC提供開發(fā)調試方案。　　Cortex-M0支持大端和小端操作，使用相應的配置即可選擇，但已經(jīng)成型
關鍵字：存儲器 Cortex-M0

《Cortex-M0權威指南》之體系結構---系統(tǒng)模型

　　Cortex-M0體系結構包括：系統(tǒng)模型、存儲器映射、異常中斷。這篇文章主要講解Cortex-M0的系統(tǒng)模型?！　〔僮髂Ｊ胶蜖顟B(tài)　　　　如上圖所示，Cortex-M0包括兩種操作模式和兩種狀態(tài)　　Thumb狀態(tài)(Thumb state)　　處理模式　　線程模式　　調試狀態(tài)　　處理器啟動后處于Thumb狀態(tài)，在這種狀態(tài)下，處理器可以處于線程模式和處理模式，線程模式時執(zhí)行普通代碼，處理模式時執(zhí)行異常處理。線程模式和處理模式的系統(tǒng)模型幾乎一模一樣，唯一的不同
關鍵字： Cortex-M0 Thumb

《Cortex-M0權威指南》之Cortex-M0技術綜述

　　Cortex-M0 處理器簡介　　1. Cortex-M0 處理器基于馮諾依曼架構(單總線接口)，使用32位精簡指令集(RISC)，該指令集被稱為Thumb指令集。與之前相比，新的指令集增加了幾條ARMv6架構的指令，并且加入了eThumb-2指令集的部分指令。Thumb-2技術擴展了Thumb的應用，允許所有的操作都可以在同一種CPU狀態(tài)下執(zhí)行。Thumb指令集既包括16位指令，也包括32位指令。C編譯器生成的指令大部分是16位的，當16位的指令無法實現(xiàn)所需要的操作時，
關鍵字： Cortex-M0

《Cortex-M0權威指南》之緒論

　　1.1 為什么要選擇Cortex-M0　　為了滿足現(xiàn)代超低功耗微控制器和混合信號設備的需要，ARM推出了Cortex-M0處理器。Cortex-M0在保持低功耗，延長電池壽命的同時，還提高了運行效率。　　Cortex-M0優(yōu)點　　能耗效率高　　代碼密度高　　使用了基于thumb2指令集，　　代碼密度高，節(jié)省flash空間。由于在整機功耗中，flash曹祖哦的占比很大，所以這樣既節(jié)省了成本，也能降低功耗。　　易于使用　　適合使用C語言，被多編譯器支持　　指令集只有56個指令，學習匯編很簡單　　
關鍵字： Cortex-M0 ARM

ARM：Cortex-M是IoT用途最強的CPU內核

　　借出席“ARM Tech Symposia 2016 Japan”(12月2日于東京召開)的機會來到日本的ARM公司IoT業(yè)務部總經(jīng)理兼營銷副總裁Michael Horne日前接受了記者采訪。該公司在10月下旬于美國圣克拉拉召開的主要非公開會議“ARM Techcon 2016”上，面向IoT用途一舉發(fā)布了多款新產(chǎn)品，表現(xiàn)出了大力發(fā)展IoT市場的勃勃雄心。除了CPU內核、安全技術、互聯(lián)IP內核、無線通信IP內核、IoT子系統(tǒng)、POP等SoC設計用新產(chǎn)品之
關鍵字： ARM Cortex-M

共489條 7/33 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

cortex-m0 介紹

ARM日前推出了ARM? Cortex?-M0處理器，這是市場上現(xiàn)有的最小、能耗最低、最節(jié)能的ARM處理器。該處理能耗非常低、門數(shù)量少、代碼占用空間小，使得MCU開發(fā)人員能夠以8位處理器的價位，獲得32位處理器的性能。超低門數(shù)還使其能夠用于模擬信號設備和混合信號設備及MCU應用中，可望明顯節(jié)約系統(tǒng)成本，同時保留功能強大的Cortex-M3處理器的工具和二進制兼容能力。在180ULL工藝上使 [ 查看詳細 ]