asic-to-fpga 文章進入asic-to-fpga技術(shù)社區(qū)

基于SoC的AC97技術(shù)硬件設(shè)計(圖)

摘要：介紹一種在soc內(nèi)核仿真環(huán)境中設(shè)計ac97音頻控制器的方法，著重闡述了所設(shè)計的音頻控制器以及soc內(nèi)核仿真環(huán)境的結(jié)構(gòu)和原理。本音頻控制器邏輯功能正確，可以與內(nèi)核協(xié)調(diào)工作。關(guān)鍵詞：ac97音頻控制器；soc內(nèi)核仿真；現(xiàn)場可編程門陣列引言---符合audio codec97協(xié)議(簡稱ac97，是由intel公司提出的數(shù)字音頻處理協(xié)議)的音頻控制器不但廣泛應(yīng)用于個人電腦聲卡，并且為個人信息終端設(shè)備的soc(如intel的pxa250)提供音頻解決方案。本文設(shè)計的音頻控制器可為dsp內(nèi)核提供數(shù)字音頻
關(guān)鍵字： SoC ASIC

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗證過程

　　Synplicity宣布其Certify® ASIC RTL 原型設(shè)計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個 FPGA 進行 ASIC 原型設(shè)計的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
關(guān)鍵字： ASIC原型驗證 CERTIFY軟件 FPGA SYNPLICITY VIRTEX-5 XILINX 單片機嵌入式系統(tǒng)

基于嵌入式技術(shù)的SoC是微電子科學發(fā)展的重要方向

21世紀，微電子科學與技術(shù)將是集成系統(tǒng)芯片(SoC)的時代，集成電路(IC)將發(fā)展為集成系統(tǒng)芯片。IC芯片是通過印刷電路板(PCB)等技術(shù)實現(xiàn)整機系統(tǒng)的。盡管IC的速度很高、功耗很小，但由于PCB板中IC芯片之間的連線延時、噪聲、PCB板可靠性以及重量等因素的限制，整機系統(tǒng)性能受到很大的限制。隨著系統(tǒng)向高速度、低功耗、低電壓和多媒體、網(wǎng)絡(luò)化、移動化的發(fā)展，系統(tǒng)對電路的要求越來越高，傳統(tǒng)集成電路已無法滿足性能日益提高的整機系統(tǒng)的要求。隨著IC設(shè)計與制造技術(shù)水平的提高，集成電路規(guī)模越來越大，目前已可以在一個芯
關(guān)鍵字： 0701_A 單片機嵌入式系統(tǒng) 雜志_關(guān)注焦點 SoC ASIC

利用Virtex-5 FPGA實現(xiàn)更高性能的方法

在FPGA系統(tǒng)設(shè)計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric?技術(shù)。以針對邏輯和算術(shù)功能的量化預(yù)期性能改進為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯嶋H客戶設(shè)計的基準將說明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
關(guān)鍵字： FPGA Virtex-5 單片機邏輯構(gòu)造嵌入式系統(tǒng)

可重構(gòu)計算技術(shù)將漸入民用領(lǐng)域

??? 可重構(gòu)計算（Reconfigurable Computing）技術(shù)是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構(gòu)邏輯器件），根據(jù)應(yīng)用的需要重新構(gòu)造一個新的計算平臺，達到接近專用硬件設(shè)計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導致的性能損失，同時也消除了專用集成電路（ASIC）計算模式因為前期設(shè)計制造的復(fù)雜過程帶來的高代價和不可重用等缺陷。???? 從某種意義上來說，可重構(gòu)計算技術(shù)并不是什么新技術(shù)，
關(guān)鍵字： FPGA 可重構(gòu)計算嵌入式

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

引言車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號，
關(guān)鍵字： FIR算法 FPGA 動態(tài)稱重儀汽車電子汽車電子

低功耗FPGA設(shè)計技術(shù)

一、前言　　　　隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎(chǔ)設(shè)施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計中都起著重要的作用。對e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)計難點。選用智能器件，輔以正確的設(shè)計技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細描述了器件的結(jié)構(gòu)特點與設(shè)計技巧。
關(guān)鍵字： FPGA 低功耗

賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設(shè)計套件

可免費下載并同時支持Windows和Linux平臺的設(shè)計套件，能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持 2007年1月30日，北京 - 全球領(lǐng)先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設(shè)計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i，目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
關(guān)鍵字： FPGA Linux Windows

FPGA與CPLD的區(qū)別

管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構(gòu),而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。②ＣＰＬＤ的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而ＦＰＧＡ的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過
關(guān)鍵字： CPLD FPGA

基于S3C44B0X的嵌入式Socket通信設(shè)計

隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展，嵌入式系統(tǒng)已經(jīng)廣泛滲透到科學研究、工程設(shè)計、國防軍事、自動化控制領(lǐng)域以及人們?nèi)粘Ｉ畹姆椒矫婷妗Ｓ汕度胧轿⒖刂破鹘M成的系統(tǒng)其最明顯的優(yōu)勢就是可以嵌入到任何微型或小型儀器和設(shè)備中。嵌入式系統(tǒng)是指將應(yīng)用程序、操作系統(tǒng)與計算機硬件集成在一起的系統(tǒng)。它以應(yīng)用為中心、以計算機技術(shù)為基礎(chǔ)，而且軟硬件可以裁剪，因而是能滿足應(yīng)用系統(tǒng)對功能、可靠性、成本、體積和功耗的嚴格要求的專用計算機系統(tǒng)１。嵌入式系統(tǒng)與通信、網(wǎng)絡(luò)技術(shù)的結(jié)合可以極大地增強網(wǎng)絡(luò)的智能化與靈活性，拓展通信功能，從而實現(xiàn)
關(guān)鍵字：通訊網(wǎng)絡(luò) 無線 SoC ASIC

意法擴建法國創(chuàng)新系統(tǒng) 應(yīng)用SoC解決方案

意法半導體日前宣布公司擴建了位于法國格勒諾布爾的專門研發(fā)系統(tǒng)級芯片(SoC)解決方案的創(chuàng)新系統(tǒng)整合中心(CIIS)。　　CIIS位于法國格勒諾布爾科技集群地區(qū)科學園Polygone Scientifique的中心，擴建項目是新增兩個占地面積13,000m2的設(shè)施。該中心原有設(shè)施包括32,000m2辦公區(qū)、8,000m2無塵室和實驗室、1,800m2測試設(shè)施?？赏瑫r容納600名員工辦公的擴建工程證明ST一直在履行自上個世紀7
關(guān)鍵字： SoC 解決方案意法半導體 SoC ASIC

一種眼科B型超聲診斷議

摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構(gòu)成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數(shù)據(jù)共享RAM實現(xiàn)采樣和顯示相對獨立的模塊化設(shè)計方案以及FPGA在該設(shè)計中的具體應(yīng)用。 20世紀50年代初超聲探測開始應(yīng)用于醫(yī)學領(lǐng)域至今，超聲診斷技術(shù)已有了長足的進展。超聲診斷儀更是形式多樣，型號繁多。超聲診斷儀通常按三種方法分類，它們是：①按圖像信息的獲取方法分類，由此可分為反射法超聲診斷儀、多普勒法超聲診斷儀和透射法超
關(guān)鍵字： FPGA 醫(yī)療電子專題

Nios II系統(tǒng)在數(shù)字式心電診監(jiān)測設(shè)備中的應(yīng)用

（1、武漢科技學院河北武漢 430073；2、華中科技大學同濟醫(yī)學院河北武漢 430000） 1 引言心電檢測儀是醫(yī)學界運用廣泛的一種心電監(jiān)測設(shè)備，他主要由12導聯(lián)心電傳感器和心電信號處理設(shè)備兩部分組成，目前運用廣泛的數(shù)字式心電檢測儀大都是由DSP處理器外加一個單片機（MCU），通過編寫復(fù)雜的并行通訊協(xié)議來完成的，這種結(jié)構(gòu)雖然有較高的精度，但硬件設(shè)計復(fù)雜，軟件編寫煩瑣，相應(yīng)的開發(fā)周期長，研制成本高。本設(shè)計采用Altera公司先進的SOPC（可編程片上系統(tǒng)）解決方案--以32位Nios I
關(guān)鍵字： FPGA II Nios 醫(yī)療電子專題

基于FPGA的數(shù)字式心率計

心率計是常用的醫(yī)學檢查設(shè)備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。　　測量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內(nèi)計算R波（或脈搏波）的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調(diào)試困難、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間，
關(guān)鍵字： FPGA 醫(yī)療電子專題醫(yī)療保健類

多核SoC的嵌入式軟件開發(fā)

與幾年前相比，生產(chǎn)嵌入式應(yīng)用產(chǎn)品的oem感受到了越來越大的市場壓力，產(chǎn)品的新功能和新特性、業(yè)界新標準、市場供求、用戶對低功耗甚至零功耗的不斷追求，以及產(chǎn)品成本等越來越多的因素都會對典型嵌入式設(shè)計產(chǎn)生影響，這使得目前市場上的各種應(yīng)用產(chǎn)品，從純粹的消費電子（如蜂窩電話、mp3播放器、數(shù)碼相機）到基礎(chǔ)設(shè)備（基站、電話系統(tǒng)、wan交換機等），都產(chǎn)生了變化，這些變化促使研發(fā)人員開發(fā)更加完善和復(fù)雜的軟件，并在高端產(chǎn)品上使用大量的fpga。這些變化同時也將設(shè)計者推向了asic/soc與非傳統(tǒng)硬件模型——多核設(shè)計。
關(guān)鍵字： SoC ASIC