首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

asic-to-fpga 文章 最新資訊

用中檔FPGA實現(xiàn)高速DDR3存儲器控制器

  • 由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設(shè)計人員對存儲技術(shù)進行了優(yōu)化。下一代雙數(shù)據(jù)速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優(yōu)勢。這些器件的功耗更低，能以更高的速度工作，有更高的性能（2倍的帶寬），并有更大的密度。
  • 關(guān)鍵字： FPGA  DDR3  存儲器  控制器    

賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗證

  • 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )與全球領(lǐng)先的半導(dǎo)體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布，采用聯(lián)華電子高性能40nm工藝的Virtex®-6 FPGA，已經(jīng)完全通過生產(chǎn)前的驗證。這是雙方工程團隊為進一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6系列通過生產(chǎn)驗證， 意味著聯(lián)華電子繼2009年3月發(fā)布首批基于40nm工藝的器件后，正式將該工藝轉(zhuǎn)入量產(chǎn)。 　　“對于我們長
  • 關(guān)鍵字： Xilinx  40nm  Virtex  FPGA  

對基于FPGA的高斯白噪聲發(fā)生器的研究與設(shè)計

  • 0引言現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項目，主要的干擾類型為噪聲干擾。在通信信...
  • 關(guān)鍵字： FPGA  高斯白噪聲發(fā)生器  

安富利X-Fest研討會為分銷商推廣樹立榜樣

  • 　　2010年1月12日，安富利電子元件 (Avnet Electronics Marketing) 與賽靈思公司(Xilinx, Inc.)攜手舉辦X-Fest 2010系列研討會于北京拉開亞洲活動的帷幕。這次X-Fest技術(shù)研討會在全球37個城市舉辦，其中包括亞洲地區(qū)的11個城市，預(yù)計到場人數(shù)是全球不同領(lǐng)域里最多的。本次北京的會議計劃吸引300名工程師，實際到場人數(shù)接近600人，足見X-Fest的吸引力。 　　為期一天的研討會為FPGA、DSP和嵌入式系統(tǒng)設(shè)計人員提供實用的技能培訓(xùn)，它將提供多種時長
  • 關(guān)鍵字： 安富利  電子元件  FPGA  DSP  

賽靈思開始發(fā)貨行業(yè)最大且性能最高FPGA

  • 　　賽靈思今天宣布第一批Virtex®-6 LX760系列FPGA已經(jīng)開始發(fā)貨上市。隨著這款擁有即時設(shè)計工具支持的行業(yè)最大容量FPGA的上市，那些需要單純大容量邏輯和行業(yè)領(lǐng)先I/O性能的賽靈思客戶，將能夠利用賽靈思ISE® 設(shè)計套件11.4版本立即開始進行項目設(shè)計開發(fā)。 　　Synopsys公司副總裁和Synplicity業(yè)務(wù)部門總經(jīng)理Gary Meyers表示：“Virtex-6 LX760 器件所提供的邏輯密度比前一代最大的Virtex-5 器件高出2.5倍以上，因此，隨
  • 關(guān)鍵字： 賽靈思  Virtexk  FPGA  

傳40nm制程代工廠良率普遍低于70%

  • 　　據(jù)業(yè)者透露，包括臺積電在內(nèi)的各家芯片生產(chǎn)公司目前的40nm制程良率均無法突破70%大關(guān)。這種局面恐將對下一代顯卡和FPGA芯片等產(chǎn)品的市場供貨造成一 定的影響。臺積電不久前在股東會上曾透露40nm制程產(chǎn)線遭遇工藝腔匹配問題，由此造成40nm產(chǎn)品良率不佳，不過目前他們?nèi)ツ甑姿坪跻呀?jīng)解決了這個問 題。 　　另外，聯(lián)電目前也正在其12英寸廠房中實施40nm制程芯片的量產(chǎn)。據(jù)業(yè)內(nèi)人士透露，目前提供40nm制程FPGA芯片代工服務(wù)的Xilinx公司也出于保險起見開始推行多品種經(jīng)營策略，以免受到40nm制程良率
  • 關(guān)鍵字： 臺積電  40nm  FPGA  

基于FPGA的磁浮軸承控制系統(tǒng)的設(shè)計與研究

  • 0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支...
  • 關(guān)鍵字： FPGA  磁浮軸承控制系統(tǒng)  

Altium為Altium Designer新增Spartan-6 FPGA 支持

  • 　　Altium 繼續(xù)為電子產(chǎn)品設(shè)計人員擴大器件選項。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。 　　電子設(shè)計人員可針對首選 的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產(chǎn)品)，或各種備選解決方案，采用 Altium Designer 對其性能、功耗以及其它設(shè)計參數(shù)進行比較。進而獲得高度的設(shè)計靈活性，不必再為必須選擇多個廠商的開發(fā)軟件而困擾。電子產(chǎn)品設(shè)計人員在開發(fā)過程中，無需大量軟硬件的重復(fù)設(shè)計
  • 關(guān)鍵字： Altium  Spartan  FPGA   

“金三角”撐起2010年電子元器件第一大展

  • 　　有數(shù)據(jù)顯示，2009年前三季度，中國電子元件、器件行業(yè)銷售額與去年相比，分別下降2.8%和2.1%，但多數(shù)電子元器件三季度價格較二季度已出現(xiàn)上漲，四季度市場需求明顯回升，電子元器件行業(yè)目前處于“觸底回暖”時期。據(jù)中國電子元件協(xié)會預(yù)測，受2009年上半年基數(shù)較低的影響，2010年上半年同比將大幅提高，下半年隨著經(jīng)濟的復(fù)蘇，同比增長仍然值得期待。這一趨勢也體現(xiàn)在業(yè)內(nèi)廠商對2010年3月16日-18日舉行的慕尼黑上海電子展的參展熱情上。 　　據(jù)2010年慕尼黑上海電子展(由elec
  • 關(guān)鍵字： 電子元器件  ASIC  連接器  電阻  電容  

基于DSP+FPGA+ASIC的實時圖像處理系統(tǒng)

  • 隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標跟蹤、智能交通監(jiān)控中得到了越來越多的應(yīng)用，并向更加廣泛的軍事及民用領(lǐng)域擴展。
  • 關(guān)鍵字： DSP  FPGA  ASIC  

2009年中國集成電路市場首現(xiàn)衰退

  • 　　受全球金融危機的拖累，2009年全球電子信息產(chǎn)業(yè)呈現(xiàn)低迷發(fā)展的態(tài)勢。處于電子信息產(chǎn)業(yè)上游的全球集成電路行業(yè)，在2008年出現(xiàn)衰退之后，2009年增速繼續(xù)下滑。據(jù)WSTS(World Semiconductor Trade Statistics)的最新數(shù)據(jù)顯示，預(yù)計2009年全球集成電路市場將下滑11.4%，下滑幅度比2008年增加了7.2個百分點。 　　中國集成電路市場一直以來都保持著平穩(wěn)發(fā)展的態(tài)勢，雖然市場增速近幾年來有所放緩。在全球集成電路市場大幅下滑30%的2001年以及全球金融危機肆虐的 2
  • 關(guān)鍵字： 集成電路  嵌入式處理器  ASIC  CPU  

基于FPGA的SoftSerdes設(shè)計與實現(xiàn)

  • 引言 在高速源同步應(yīng)用中，時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復(fù)的
  • 關(guān)鍵字： SoftSerdes  FPGA    

基于高端FPGA的IC驗證平臺的PI分析

  • 1 引言
    大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計，所以其電源電流需求是固定的，僅在一定范圍內(nèi)有所波動。 然而，F(xiàn)PGA不具備這種
  • 關(guān)鍵字： FPGA  分析    

借助物理綜合提高FPGA設(shè)計效能

  • 借助物理綜合提高FPGA設(shè)計效能,隨著FPGA密度的增加，系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求――需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合
  • 關(guān)鍵字： 設(shè)計  效能  FPGA  提高  物理  綜合  借助  
共6814條 347/455 |‹ « 345 346 347 348 349 350 351 352 353 354 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473