asic ip核文章最新資訊

賽靈思90nm和65nm產(chǎn)品線銷售創(chuàng)新紀(jì)錄

　　賽靈思公司宣布，其90nm和65nm器件的銷售在亞太地區(qū)創(chuàng)紀(jì)錄營收的大力推動下，創(chuàng)造了一個新的紀(jì)錄。賽靈思90nm和65nm器件在消費(fèi)和通信領(lǐng)域的廣泛應(yīng)用，是促使其收獲此次強(qiáng)勁增長的主要原因。在2008財年9月結(jié)束的第二個財季里，這些產(chǎn)品在亞太區(qū)的銷售比2006財年的同一季度增長了近五倍。賽靈思預(yù)計其90nm和65nm產(chǎn)品在PLD市場的累積市場份額已經(jīng)接近70%。　　"隨著亞洲客戶越來越多地采用賽靈思解決方案來滿足他們在技術(shù)和上市時間上的要求，賽靈思的90nm和65nm產(chǎn)品贏得的設(shè)計數(shù)量也不斷地創(chuàng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 PLD ASIC 嵌入式

Semitel推出超低電容高分子ESD保護(hù)元件

　　全面線路保護(hù)方案供應(yīng)商Semitel繼半導(dǎo)體ESD全面保護(hù)方案之后，結(jié)合新材料和多層印制線路板技術(shù)，推出了超低電容的高分子ESD的專利產(chǎn)品。目前其產(chǎn)品的電容值最低已經(jīng)能做到0.15pF，完全適合超高速傳輸?shù)膽?yīng)用場合。　　在需要超高速傳輸信號的場合，如高清晰多媒體接口(HDMI),數(shù)字影像接口(DVI),USB2.0接口，手機(jī)天線等，其傳輸速率多在3Gbps以上，當(dāng)保護(hù)器件的電容大于1pF時，其寄生電容會對信號的傳輸造成非常大的影響。采用傳統(tǒng)的半導(dǎo)體工藝制作的半導(dǎo)體ESD保護(hù)元件，其電容一般都在幾個
關(guān)鍵字：模擬技術(shù) 電源技術(shù) Semitel 電子 ESD SoC ASIC

何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實現(xiàn)一個高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platfor
關(guān)鍵字： SOPC CPLD FPGA SoC ASIC

基于SoC的數(shù)字?jǐn)z像系統(tǒng)

　　1 概述　　數(shù)字?jǐn)z像機(jī)的最大特點在于信號數(shù)字化。它由成像芯片CCD將靜止或活動的圖像分解成像素，并轉(zhuǎn)換成電信號。這些信號由數(shù)字?jǐn)z像機(jī)內(nèi)的數(shù)字信號轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號，再經(jīng)微處理器進(jìn)行圖像處理和數(shù)據(jù)壓縮編碼后送到內(nèi)部或外部存儲器，同時也可送到LCD/TV顯示屏。　　存儲器中的數(shù)字信息通過接口輸入電腦再變成圖像。借助于CPU所提供的圖像處理軟件，按人們意愿進(jìn)行加工、編輯等處理，然后由彩色打印機(jī)制成一張理想的圖像。更重要的是，數(shù)字委員會還能通過電腦網(wǎng)絡(luò)傳到世界各地。　　與模擬攝像機(jī)相比較，數(shù)字?jǐn)z
關(guān)鍵字：嵌入式系統(tǒng) 單片數(shù)字?jǐn)z像機(jī) LCD/TV CCD SoC ASIC

基于SOPC的視頻編解碼IP核的設(shè)計

摘要：本論文介紹視頻編解碼IP核在SOPC中的設(shè)計，用Verliog HDL實現(xiàn)其各個功能子模塊，全部調(diào)試仿真通過合并成一個模塊，實現(xiàn)了視頻信號的采集，分配，存儲以及色度空間的轉(zhuǎn)換。整個模塊都通過仿真實現(xiàn)與驗證，很好的達(dá)到了系統(tǒng)的要求。關(guān)鍵字：SOPC；視頻編解碼；IP核；Verilog HDL 引言基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOPC 頻編解碼 SOPC 視頻編解碼 IP核 Verilog HDL

2010年全球ASIC銷售收入將達(dá)到41億美元

　　據(jù)市場研究公司Frost & Sullivan最新發(fā)表的研究報告稱，全球汽車專用集成電路（ASIC）市場將從亞洲市場收入增長中受益。這篇報告稱，全球汽車專用集成電路市場2006年的收入為29.9億美元，2007年的銷售收入將達(dá)32.4億美元，2008年的銷售收入將達(dá)到35億美元，2010年的銷售收入將達(dá)到41億美元。這個市場從2006年至2010年的復(fù)合年增長率將達(dá)8.2%。　　Frost & Sullivan研究分析師Bonnie Varghese在聲明中說，政府污染標(biāo)準(zhǔn)、安全標(biāo)準(zhǔn)
關(guān)鍵字：汽車電子集成電路 ASIC 汽車電子

Gartner調(diào)低對模擬專用IC市場的增長率預(yù)測

據(jù)市場調(diào)研公司Gartner，專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和專用集成電路(ASIC)市場中的模擬領(lǐng)域，將以7.4%的復(fù)合年增率增長，2011年將從2006年的237億美元上升到338億美元。這低于以前的預(yù)測。Gartner先前預(yù)測模擬專用IC市場的復(fù)合年增率將達(dá)11.4%。在其最新預(yù)測中，汽車領(lǐng)域?qū)⑹菍Ｓ媚MIC市場中增長最快的領(lǐng)域，復(fù)合年增率達(dá)10.8%，2011年將從2006年的35億美元增長到59億美元。同時，消費(fèi)領(lǐng)域增長最慢，復(fù)合年增率只有5.5%，預(yù)計2011年將從2006年的39億美元上升到52
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) IC 集成電路 ASIC

探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法

由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費(fèi)用(NRE)越來越大，設(shè)計周期又很長，因此利用結(jié)構(gòu)化ASIC進(jìn)行定制IC設(shè)計的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的單位成本提供優(yōu)秀的硅片性能，并且NRE費(fèi)用極低。結(jié) 構(gòu)化ASIC的多樣性意味著它即可以用作系統(tǒng)主芯片，也可以用作高性價比的小型輔助芯片。　　許多物理設(shè)計問題在結(jié)構(gòu)化ASIC的片設(shè)計中已經(jīng)得到解決，因此后端版圖設(shè)計的時間可以大大縮短，從而導(dǎo)致更快的驗證確認(rèn)和原型提供。不過ASIC片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計師必須合理安排芯片
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC FPGA MCU和嵌入式微處理器

IP核在SoC設(shè)計中的接口技術(shù)

引言　　隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高IP核的復(fù)用度，從而簡化系統(tǒng)設(shè)計和驗證的方法，主要討論OCP(開放核協(xié)議)。　　OCP簡介　　基于IP核復(fù)用技術(shù)的SoC設(shè)計使芯片的設(shè)計從以硬件為中心轉(zhuǎn)向以軟件為中心，
關(guān)鍵字：通訊無線網(wǎng)絡(luò) IP核 SoC 接口無線通信

SoC設(shè)計：復(fù)雜性為驗證提出更高要求

由于片上系統(tǒng)(SoC)設(shè)計變得越來越復(fù)雜，驗證面臨著巨大的挑戰(zhàn)。大型團(tuán)隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗證整合在一起，并最終將設(shè)計與驗證整合在一起。雖然我們知道實現(xiàn)驗證計劃幾乎占去了整個芯片設(shè)計工作的2/3，但是我們還是發(fā)現(xiàn)有團(tuán)隊遲交芯片，錯過計劃的流片最終期限。這種疏忽可能造成嚴(yán)重的商業(yè)后果，因為這意味著硬件和軟件錯誤經(jīng)常被遺漏，直到設(shè)計周期的晚期。為了創(chuàng)建一個全面的驗證解決方案，我們首先必須認(rèn)識到設(shè)計工程師和驗證工程師所面臨的分歧和挑戰(zhàn)。在這個過程中，我們發(fā)現(xiàn)某些
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 復(fù)雜性片上系統(tǒng) SoC ASIC

如何選擇適當(dāng)?shù)木€性穩(wěn)壓器

線性穩(wěn)壓器通常被設(shè)計工程師作為輔助措施，并且經(jīng)常被選用于產(chǎn)品開發(fā)的后期階段。設(shè)計工程師比較關(guān)注的是如何使復(fù)雜的基頻(BB) 或射頻( RF )ASIC 發(fā)揮作用，而不是其所選線性穩(wěn)壓器的功率/性能。　　線性穩(wěn)壓器的選擇依據(jù)通常性能列表中的主要規(guī)格，而不是位于數(shù)據(jù)表封面以內(nèi)的非常關(guān)鍵的核心和性能參數(shù)。規(guī)格經(jīng)常很容易令人誤解 — 封面上所列的規(guī)格只代表主要參數(shù)，但如果不與其他連接參數(shù)相結(jié)合時，便失去了價值。　　例如，接地電流是這些參數(shù)中的一個。出現(xiàn)這
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 基頻射頻 ASIC 模擬IC 電源

IP核：中國芯片設(shè)計業(yè)的機(jī)遇

利用商業(yè)化IP來設(shè)計大規(guī)模的復(fù)雜系統(tǒng)是中國芯片設(shè)計業(yè)實現(xiàn)跨越式發(fā)展的一種機(jī)遇。　　利用商業(yè)化IP(硅知識產(chǎn)權(quán))來設(shè)計大規(guī)模的復(fù)雜系統(tǒng)是中國芯片設(shè)計業(yè)實現(xiàn)跨越式發(fā)展的一種機(jī)遇。原因有四點。　　第一，IP核交易成為IC設(shè)計企業(yè)加快產(chǎn)品研發(fā)進(jìn)程、提升產(chǎn)品質(zhì)量的捷徑；第二，IP重用技術(shù)前景廣闊，受到IC設(shè)計企業(yè)的重視；第三，IP核已經(jīng)成為IC設(shè)計企業(yè)的一種重要的知識產(chǎn)權(quán)；第四，我國擁有眾多的代工廠，為推廣國家IP核標(biāo)準(zhǔn)和復(fù)用提供了資源保證。　　我
關(guān)鍵字：通訊無線網(wǎng)絡(luò) IP核中國芯片

Nios SoC系統(tǒng)中的BCH編解碼IP核的設(shè)計

引言　　循環(huán)碼是最重要的一類線性分組糾錯碼，而BCH碼又是目前發(fā)現(xiàn)的性能很好且應(yīng)用廣泛的循環(huán)碼，它具有嚴(yán)格的代數(shù)理論，對它的理論研究也非常透徹。BCH碼的實現(xiàn)途徑有軟件和硬件兩種。軟件實現(xiàn)方法靈活性強(qiáng)且較易實現(xiàn)，但硬件實現(xiàn)方法的工作速度快，在高數(shù)據(jù)速率和長幀應(yīng)用場合時具有優(yōu)勢。FPGA(現(xiàn)場可編程門陣列)為DSP算法的硬件實現(xiàn)提供了很好的平臺，但如果單獨(dú)使用一片F(xiàn)PGA實現(xiàn)BCH編解碼，對成本、功耗和交互速度都不利。最新的SoC(片上系統(tǒng))設(shè)計方法可以很好地解決這個問題。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Nios SoC BCH編解碼 IP核

如何成功地完成ASIC原型驗證

　　原型驗證---用軟件的方法來發(fā)現(xiàn)硬件的問題　　在芯片tap-out之前，通常都會計算一下風(fēng)險，例如存在一些的嚴(yán)重錯誤可能性。通常要某個人簽字來確認(rèn)是否去生產(chǎn)。這是一個艱難的決定。ASIC的產(chǎn)品NRE的費(fèi)用持續(xù)上升。一次失敗的ASIC流片將會推遲數(shù)個月的上市時間。誰愿意承擔(dān)簽字的責(zé)任呢? 一些BUG通過仿真和Emulation是抓不到的。傳統(tǒng)的驗證方法認(rèn)為設(shè)計的功能符合功能定義就是對的。但功能定義到底對不對呢？唯一的辦法就是建立一個真實的硬件：原型。　　基于FPGA的原型 --- 一個虛擬
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC 嵌入式

“首個”無線傳感器網(wǎng)絡(luò)SoC問世

Dust Networks公司在Electronica大會上發(fā)布了世上首個無線傳感器網(wǎng)絡(luò)系統(tǒng)級芯片(SoC)。Dust Networks在這張名為“智能塵?！钡男酒霞闪藰?gòu)建分配式傳感器網(wǎng)絡(luò)所需的所有硬件和軟件功能，并表示它的功耗比Zigbee要低5倍，使系統(tǒng)不再需要路由器，而且使在現(xiàn)有網(wǎng)絡(luò)上添加新傳感器的總成本降低了10倍。 Dust Networks公司創(chuàng)始人之一，電氣工程師Rob Conant說：“我們的ASIC的功耗比使用802.15.4無線電
關(guān)鍵字：傳感器傳感器專題無線 SoC ASIC