asic 制造文章最新資訊

ASIC廠(chǎng)商大戰(zhàn)AI芯片市場(chǎng)，這家公司可能成為最大黑馬？

　　人工智能(AI)現(xiàn)在的熱度節(jié)節(jié)攀升。這項(xiàng)技術(shù)存在了數(shù)十年之久，一直不溫不火，但它最近已經(jīng)成為數(shù)據(jù)中心分析、自動(dòng)駕駛汽車(chē)和增強(qiáng)現(xiàn)實(shí)等應(yīng)用的焦點(diǎn)。這項(xiàng)技術(shù)怎么就重獲新生了呢?在我看來(lái)，人工智能迅速走熱的趨勢(shì)是由兩種力量所推動(dòng)的：訓(xùn)練人工智能系統(tǒng)所需要的數(shù)據(jù)的大爆發(fā)和可以大大加快訓(xùn)練進(jìn)程的新技術(shù)的出現(xiàn)。下面，我們分別從這兩個(gè)方面進(jìn)行一下解讀。　　數(shù)據(jù)就是人工智能世界的貨幣。沒(méi)有大量的已知結(jié)果，就無(wú)法進(jìn)行推論和機(jī)器學(xué)習(xí)。得益于數(shù)據(jù)中心領(lǐng)域幾個(gè)巨無(wú)霸的強(qiáng)力推動(dòng)，各種數(shù)據(jù)庫(kù)正處于如火如荼的建設(shè)中。谷歌已經(jīng)積累
關(guān)鍵字： ASIC AI

想成為一個(gè)優(yōu)秀的硬件工程師，你需要具備這些能力！

　　一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理，你需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求，然后匯總，分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，你需要組織同事來(lái)進(jìn)行配合評(píng)審和檢查，還要和CAD工程師一起工作來(lái)完成PCB的設(shè)計(jì)。與此同時(shí)，要準(zhǔn)備好BOM清單，開(kāi)始采購(gòu)和準(zhǔn)備物料，聯(lián)系加工廠(chǎng)家完成板的貼裝?！薄　』局R(shí)　　1) 基本設(shè)計(jì)規(guī)范　　2) CPU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)　　3) MOTOROLA公司的PowerPC系列基
關(guān)鍵字： PCB ASIC

如何利用FPGA進(jìn)行時(shí)序分析設(shè)計(jì)

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。對(duì)于時(shí)序如何用FPGA來(lái)分析與設(shè)計(jì)，本文將詳細(xì)介紹?！　』镜碾娮酉到y(tǒng)如圖 1所示，一般自己的設(shè)計(jì)都需要時(shí)序分析，如圖 1所示的Design，上部分為時(shí)序組合邏輯，下部分只有組合邏輯。而對(duì)其進(jìn)行時(shí)序分析時(shí)，一般都以時(shí)鐘為參考的，因此一般主要分析
關(guān)鍵字： FPGA ASIC

如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

ASIC在解決高性能復(fù)雜設(shè)計(jì)概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險(xiǎn)的,如90nm ASIC/SoC設(shè)計(jì)大約需要2000萬(wàn)美元開(kāi)發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來(lái)實(shí)現(xiàn)ASIC.但是,但ASIC集成度較大時(shí),需要幾個(gè)FPGA來(lái)實(shí)現(xiàn),這就需要考慮如何來(lái)連接ASIC設(shè)計(jì)中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡(jiǎn)化這一問(wèn)題.
關(guān)鍵字： SystemVerilog ASIC FPGA

ASIC中的異步時(shí)序設(shè)計(jì)

絕大部分的ASIC設(shè)計(jì)工程師在實(shí)際工作中都會(huì)遇到異步設(shè)計(jì)的問(wèn)題，本文針對(duì)異步時(shí)序產(chǎn)生的問(wèn)題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
關(guān)鍵字： ASIC

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)如何降低功耗

傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高，且用戶(hù)對(duì)高端性能和額外邏輯的要求也越來(lái)越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
關(guān)鍵字：低功耗 ASIC CPLD 可編程半導(dǎo)體器件

可配置電源管理ASIC--當(dāng)今的系統(tǒng)黏合劑

上個(gè)世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計(jì)領(lǐng)域時(shí)，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和黏合邏輯的混合物?！梆ず线壿嫛笔峭ㄟ^(guò)小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線(xiàn)連在一起。為了降低成本實(shí)現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個(gè)ASIC業(yè)。
關(guān)鍵字：集成電路 ASIC 電源管理

如何用C語(yǔ)言描述AES256加密算法最高效？

高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

MEMS麥克風(fēng)技術(shù)滿(mǎn)足音量市場(chǎng)的性能要求

隨著智能設(shè)備的迅猛發(fā)展，市場(chǎng)需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
關(guān)鍵字： MEMS 麥克風(fēng) ASIC 201706

ASIC設(shè)計(jì)中不可忽視的幾大問(wèn)題

　　ASIC的復(fù)雜性不斷提高，同時(shí)工藝在不斷地改進(jìn)，如何在較短的時(shí)間內(nèi)開(kāi)發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開(kāi)發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問(wèn)題以及避免的辦法，從而使得整個(gè)設(shè)計(jì)具有可控性?！　?nbsp; 　
關(guān)鍵字： ASIC

2016年中國(guó)半導(dǎo)體行業(yè)設(shè)計(jì)/制造/封測(cè)十強(qiáng)都是誰(shuí)？

　　根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)，2016年中國(guó)集成電路產(chǎn)業(yè)銷(xiāo)售額達(dá)到4335.5億元，同比增長(zhǎng)20.1%。其中，設(shè)計(jì)業(yè)繼續(xù)保持高速增長(zhǎng)，銷(xiāo)售額為1644.3億元，同比增長(zhǎng)24.1%;制造業(yè)受到國(guó)內(nèi)芯片生產(chǎn)線(xiàn)滿(mǎn)產(chǎn)以及擴(kuò)產(chǎn)的帶動(dòng)，2016年依然快速增長(zhǎng)，同比增長(zhǎng)25.1%，銷(xiāo)售額1126.9億元;封裝測(cè)試業(yè)銷(xiāo)售額1564.3億元，同比增長(zhǎng)13%。　　根據(jù)海關(guān)統(tǒng)計(jì)，2016年集成電路進(jìn)口3425.5億塊，同比增長(zhǎng)9.1%;進(jìn)口金額2270.7億美元，同比下降1.2%。出口集成電路1810.1億塊，同比下降1
關(guān)鍵字：制造封測(cè)

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來(lái)說(shuō)，這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策?；具x用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí)，大多數(shù)設(shè)計(jì)師似
關(guān)鍵字：模數(shù)轉(zhuǎn)換器 SPI ASIC ADC

一種采用CMOS 0．18μm制造的帶EBG結(jié)構(gòu)小型化的片上天線(xiàn)

采用標(biāo)準(zhǔn)0．18μm CMOS工藝設(shè)計(jì)制造了一種帶EBG(電磁帶隙)結(jié)構(gòu)的小型化片上天線(xiàn)。該片上天線(xiàn)由一根長(zhǎng)1．6 nm的偶極子天線(xiàn)以及一對(duì)一維的尺寸為240μm×340μm EBG結(jié)構(gòu)構(gòu)成。分別對(duì)該EBG結(jié)構(gòu)以及片上天線(xiàn)的S11及S21進(jìn)行了仿真和測(cè)試，結(jié)果表明該片上天線(xiàn)工作在20CHz，具有小型化的性能，同時(shí)具備三次諧波抑制的功能。
關(guān)鍵字： CMOS EBG 制造天線(xiàn)

使用SPI找到無(wú)鉛制造缺陷的根本原因

錫膏印刷在無(wú)鉛制造質(zhì)量中發(fā)揮著關(guān)鍵作用，為印刷過(guò)程SMT組裝流程的后續(xù)環(huán)節(jié)部分提供了關(guān)鍵的基礎(chǔ)。為使制造商能夠處理回流焊后焊點(diǎn)的相關(guān)問(wèn)題，根據(jù)錫膏沉積特定的根本原因,對(duì)無(wú)鉛對(duì)生產(chǎn)線(xiàn)最終質(zhì)量的影響是至關(guān)重要
關(guān)鍵字： SPI 無(wú)鉛缺陷制造

DIY系列：省下一萬(wàn)元自制觸摸屏

自從蘋(píng)果的iPhone手機(jī)引入了多點(diǎn)觸摸功能之后就引發(fā)了一股“多點(diǎn)觸摸”的熱潮，不僅手機(jī)紛紛克隆，易PC的觸摸板也開(kāi)始支持多點(diǎn)觸摸了。微軟也將推出Surface系統(tǒng)，這家伙使用多點(diǎn)觸摸屏，操作很炫，當(dāng)然費(fèi)
關(guān)鍵字：觸摸屏制造