電路 文章 最新資訊
采用0.18µm CMOS設計用于2.5Gb/s收發(fā)器系統(tǒng)的16:1復用器電路

- 采用0.18micro;m CMOS設計用于2.5Gb/s收發(fā)器系統(tǒng)的16:1復用器電路,本文采用0.18µm CMOS工藝設計了用于2.5Gb/s收發(fā)器系統(tǒng)的16:1復用器電路。該電路采用數(shù)?;旌系姆椒ㄟM行設計,第一級用數(shù)字電路實現(xiàn)16:4的復用,第二級用模擬電路實現(xiàn)4:1的復用,從而實現(xiàn)16:1的復用器。該電路采用SMIC 0.18µm工藝模型,使用Virtuoso AMS Simulator 工具進行了仿真。仿真結(jié)果表明,當電源電壓為1.8V,溫度范圍為0~70℃時,電路可以
- 關鍵字: 收發(fā)器 系統(tǒng) 復用器 電路 2.5Gb/s 用于 0.18µ CMOS 收發(fā)器
LM331在AD轉(zhuǎn)換電路中的應用
- 本文主要介紹一種應用V/F轉(zhuǎn)換器LM331實現(xiàn)A/D轉(zhuǎn)換的電路,本電路價格低廉,外圍電路簡單, 適合應用在轉(zhuǎn)換速度不太高的場合應用.本文包括硬件電路和軟件程序的實現(xiàn).
- 關鍵字: 331 LM AD轉(zhuǎn)換 電路
基于Cyclone Ⅲ的CCK調(diào)制、解調(diào)全新電路研究與實現(xiàn)
- 研究了用于IEEE802.11b無線局域網(wǎng)中的一種高效調(diào)制方式――CCK調(diào)制方式,提出一種全新的、用FPGA實現(xiàn)的CCK調(diào)制、解調(diào)方法,這種全新的方法簡化了計算過程,減少了計算工作量。運用Verilog HDL語言在最新的Cy-cloneⅢ器件(EP3C25F324C8NES)上完成了最新電路的實現(xiàn)。該方案用FPGA可實現(xiàn)節(jié)省硬件資源,提高CCK調(diào)制、解調(diào)的速度,實現(xiàn)CCK調(diào)制、解調(diào)的全數(shù)字化SOPC設計。
- 關鍵字: Cyclone CCK 調(diào)制 電路
電路介紹
type D conditioning
D型調(diào)節(jié),D型修整(話音級電路)
type D conditioning
[ 查看詳細 ]
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
