首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 時鐘

時鐘 文章 最新資訊

時鐘相位調(diào)整的簡單電路

  • 圖3.23所示的電路,是一個16進(jìn)制的反相器,用于產(chǎn)生30~160NS的延遲。每一級的延遲時間是5~35NS,具體數(shù)值由可變電阻的值決定。每一級的延遲時間不應(yīng)該
  • 關(guān)鍵字: 時鐘  簡單電路  相位調(diào)整  

總結(jié)51單片機(jī)時鐘與周期之間的關(guān)系

  •   單片機(jī)機(jī)中,有時鐘周期,機(jī)器周期,指令周期,初學(xué)者往往不能弄清楚他們之間的關(guān)系,這里我就簡單介紹一下.  在說明之前我首先要明確幾個概念,既什么是周期和頻率,相信大多數(shù)人都知道他們的含義,周期就是物體循環(huán)一周的時間,頻率就是1 秒鐘內(nèi)循環(huán)的次數(shù).單片機(jī)是靠脈沖工作的,既一個脈沖單片機(jī)產(chǎn)生一個操作.下面言歸正傳.  時鐘周期:時鐘周期也稱為振蕩周期,定義為時鐘脈沖的倒數(shù)(可以這樣來理解,時鐘周期就是單片機(jī)外接晶振的倒數(shù),例如12M的晶振,它的時間周期就是1/12 us), 既產(chǎn)生一個脈沖的時間,是計算機(jī)
  • 關(guān)鍵字: 51  時鐘  周期  

FPGA重點知識13條,助你構(gòu)建完整“邏輯觀”之二

  •   8、FPGA時鐘系統(tǒng)  1. FPGA的全局時鐘是什么?  FPGA的全局時鐘應(yīng)該是從晶振分出來的,最原始的頻率。其他需要的各種頻率都是在這個基礎(chǔ)上利用PLL或者其他分頻手段得到的?! ?. 全局時鐘和BUFG:  BUFG,輸入為固定管腳,輸出為H型全銅全局高速網(wǎng)絡(luò),這樣抖動和到任意觸發(fā)器的延時差最小,這個也就是FPGA做同步設(shè)計可以不需要做后仿真的原因?! ∪謺r鐘:今天我們從另一個角度來看一下時鐘的概念:時鐘是D觸發(fā)器的重要組成部分,一個有效邊沿使得D觸發(fā)器進(jìn)行一次工作。而更多的時候,D觸發(fā)器保
  • 關(guān)鍵字: FPGA  時鐘  

串行通信層MIPI D‘PHY RX詳細(xì)解讀

  • 串行通信層MIPI D‘PHY RX詳細(xì)解讀-MIPI D‘Phy是一種物理上的串行通信層,用于連接應(yīng)用處理器與顯示器或照相機(jī),具有低功耗工作的特性,MIPI D‘Phy包含有一個時鐘通道和數(shù)量可設(shè)置(最多4個通道)的數(shù)據(jù)通道。通過增加數(shù)據(jù)通道數(shù)量就可以達(dá)到增加帶寬的目的.
  • 關(guān)鍵字: 串行通信  MIPI  時鐘  

如何靈活配置開發(fā)板的GT參考時鐘

  • 如何靈活配置開發(fā)板的GT參考時鐘-最近有客戶購買一塊開發(fā)板ZC706,打算調(diào)試GT光口部分。發(fā)現(xiàn)開發(fā)板沒有給GT的參考時鐘,原理圖如下:
  • 關(guān)鍵字: GT  時鐘  

Silicon Labs高集成度、低功耗時鐘芯片簡化嚴(yán)苛的10/25/100G時鐘設(shè)計

  • Silicon Labs(亦稱“芯科科技”,NASDAQ:SLAB)日前推出全新的高性能時鐘發(fā)生器系列產(chǎn)品,特別針對10/25/100G應(yīng)用提供業(yè)界最高集成度的時鐘解決方案。新型Si5332時鐘系列產(chǎn)品利用Silicon Labs經(jīng)過驗證的MultiSynth小數(shù)時鐘合成技術(shù),提供具有一流頻率靈活性和230fs rms抖動性能的時鐘解決方案。多種覆蓋6、8和12個時鐘輸出的Si5332選項,可為要求嚴(yán)苛的應(yīng)用實現(xiàn)時鐘樹整合。這些應(yīng)用包括超大型數(shù)據(jù)中心交換機(jī)、服務(wù)器、存儲、網(wǎng)絡(luò)、小型蜂窩網(wǎng)絡(luò)、寬帶、廣播視頻
  • 關(guān)鍵字: LTE  以太網(wǎng)  時鐘  Silicon Labs  

Silicon Labs發(fā)布業(yè)界首款支持4G / LTE和以太網(wǎng)的無線時鐘

  • Silicon Labs(亦稱“芯科科技”,NASDAQ:SLAB)日前針對4.5G和基于以太網(wǎng)的通用公共無線電接口(eCPRI)無線應(yīng)用,推出了全新的系列高性能、多通道抖動衰減時鐘產(chǎn)品。新型Si5381/82/86系列時鐘產(chǎn)品利用Silicon Labs經(jīng)過驗證的DSPLL技術(shù)提供先進(jìn)的時鐘解決方案,在單芯片中集成了4G/LTE和以太網(wǎng)時鐘。這些高集成度的時鐘產(chǎn)品可替代通常在高要求應(yīng)用中所需的多個時鐘器件和壓控振蕩器(VCXO),這些應(yīng)用包括小型蜂窩網(wǎng)絡(luò)、分布式天線系統(tǒng)(DAS)、μ-BTS,基帶單元(
  • 關(guān)鍵字: 以太網(wǎng)  LTE  3G  4G  Silicon Labs  時鐘  

Altera FPGA開發(fā)板的電源、時鐘和復(fù)位電路圖

  • 電源、時鐘和復(fù)位電路圖(Altera FPGA開發(fā)板).
  • 關(guān)鍵字: 復(fù)位  電源  時鐘  

時鐘的抖動測量與分析

  • 時鐘是廣泛用于計算機(jī)、通訊、消費電子產(chǎn)品的元器件,包括晶體振蕩器和鎖相環(huán),主要用于系統(tǒng)收發(fā)數(shù)據(jù)的同步和鎖存。如果時鐘信號到達(dá)接收端時抖動較大,可能出現(xiàn):并行總線中數(shù)據(jù)信號的建立和保持時間余量不夠、串行
  • 關(guān)鍵字: 晶體振蕩器  鎖相環(huán)  時鐘  

MSP430學(xué)習(xí)心得---時鐘

  •   時鐘初始化和GPIO  概述:  本實驗的目的是了解用于執(zhí)行對MSP430 Value Line設(shè)備的初始化過程的步驟。在這個練習(xí)中,您將編寫初始化代碼,并運(yùn)行該設(shè)備使用各種時鐘資源?! ?、寫初始化代碼  2、運(yùn)行CPU的MCLK的來源方式:VLO 、32768晶體、DCO  3、主體程序部分  4、觀察LED閃光燈速度  MSP430時鐘:  1、在MSP430單片機(jī)中一共有三個或四個時鐘源:  (1)LFXT1CLK,為低速/高速晶振源,通常接32.768kHz,也
  • 關(guān)鍵字: MSP430  時鐘  

51單片機(jī)教程第7講_時鐘

  •   STC的單片機(jī)一般都是1T型單片機(jī),比傳統(tǒng)的單片機(jī)運(yùn)行速度要快12倍左右。傳統(tǒng)的51單片機(jī)只有一個時鐘源,就是利用外部晶振,而stc51單片機(jī)除了可以用外部晶振,自己內(nèi)部還有一個時鐘源,由RC振蕩器實現(xiàn),精度沒有外部時鐘高,但是,在沒有對時鐘要求特別嚴(yán)格的時候,還是可以用的,這樣會免去外部晶振,縮小電路板體積,減少一個晶振和2個電容一共6個焊點的費用。這兩種時鐘的切換只需要在下載程序的時候,在ISP下載軟件上配置好即可,省去了寫程序的麻煩?! 〗油獠烤д竦囊_一共有2個,分別是XTALIN和XTALO
  • 關(guān)鍵字: 51  時鐘  

linux世界里的時間

  •   通常,操作系統(tǒng)可以使用三種方法來表示系統(tǒng)的當(dāng)前時間與日期: ?、僮詈唵蔚囊环N方法就是直接用一個64位的計數(shù)器來對時鐘滴答進(jìn)行計數(shù)?! 、诘诙N方法就是用一個32位計數(shù)器來對秒進(jìn)行計數(shù),同時還用一個32位的輔助計數(shù)器對時鐘滴答計數(shù),之子累積到一秒為止。因為232超過136年,因此這種方法直至22世紀(jì)都可以讓系統(tǒng)工作得很好。 ?、鄣谌N方法也是按時鐘滴答進(jìn)行計數(shù),但是是相對于系統(tǒng)啟動以來的滴答次數(shù),而不是相對于相對于某個確定的外部時刻;當(dāng)讀外部后備時鐘(如RTC)或用戶輸入實際時間時,根據(jù)當(dāng)前的滴答次數(shù)計
  • 關(guān)鍵字: linux  時鐘  

同步源:功率測量中的時鐘

  • 很多人為了守時的需要都會佩戴手表,但是除了時常電波對時的電波表之外,其他的表在跑了或長或短的時間之后,都會出現(xiàn)一定的偏差,這是為什么呢?機(jī)械表的不難理解,本身內(nèi)部就存在不小的誤差,無論怎么精工細(xì)作都難
  • 關(guān)鍵字: 手表  時鐘  同步源  功率測量  

TI熱門信號鏈基礎(chǔ)系列之 54:誰是音頻時鐘的“老板”,誰是主,誰又是從呢?

  • 關(guān)鍵詞:I2S、主時鐘、MCK、PLL、BCK、LRCK、壓控振蕩器、VCO、音頻、模擬、半導(dǎo)體、德州儀器、TI信號鏈基礎(chǔ)知識#54 誰是音頻時鐘的“老板”,誰是主,誰又是從呢?作者:Dafydd Roche,德州儀器 (TI) 音
  • 關(guān)鍵字: 信號鏈  基礎(chǔ)  時鐘  音頻    

多核DSP的多路同步時鐘信號設(shè)計

  • 摘要:多核數(shù)字信號處理器(DSP)具有豐富的外設(shè)接口,每個外設(shè)接口具有各自獨立的參考時鐘。由于多核DSP具有較快的數(shù)據(jù)處理能力,對外設(shè)接口的時鐘要求較高。當(dāng)多個接口協(xié)同工作時,對時鐘的同步要求較高。本文介紹了
  • 關(guān)鍵字: 多核DSP  時鐘  CDCM6208  
共288條 2/20 « 1 2 3 4 5 6 7 8 9 10 » ›|

時鐘介紹

時鐘的概念多用于數(shù)字語音交換機(jī),因為數(shù)字交換對于以時隙為單位的交換單位而言,其時間性的重要程度非常高。為保證交換機(jī)的正常工作,每套交換系統(tǒng)都必須配置精度極高的時鐘發(fā)生器,用于交換系統(tǒng)內(nèi)部工作。系統(tǒng)內(nèi)部的時鐘一般稱為內(nèi)時鐘。 如果兩套交換系統(tǒng)協(xié)調(diào)工作,那么必須要在兩套系統(tǒng)之家,也就是兩個內(nèi)時鐘之間進(jìn)行協(xié)調(diào),保證兩個時鐘同步工作,這就是時鐘同步,對于每套系統(tǒng)的內(nèi)時鐘而言,另一套系統(tǒng)的內(nèi)時鐘即為外時鐘 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473