時鐘文章最新資訊

[組圖]實時時鐘電路設(shè)計

1 RTC結(jié)構(gòu)特點實時時鐘的基本功能是保持跟蹤時間和日期等信息，但許多RTC還提供有多種附加功能，如：看門狗定時器、系統(tǒng)復(fù)位、非易失存儲器（NV RAM）、序列號、方波輸出、涓流充電等。因此，在進(jìn)行電路設(shè)計時，選擇
關(guān)鍵字：電路設(shè)計時鐘實時組圖

低功耗MCU動態(tài)時鐘分析

本文結(jié)合MSP430系列微處理器，詳細(xì)論述了通過控制改變MCU的時鐘頻率來降低功耗的設(shè)計方法?！　? 功耗產(chǎn)生的原因　　在CMOS電路中，功耗損失主要包括靜態(tài)功耗損失和動態(tài)功耗損失兩部分。其中靜態(tài)功耗主要是由反偏PN結(jié)
關(guān)鍵字：分析時鐘動態(tài) MCU 功耗

高速轉(zhuǎn)換器時鐘分配器件的端接

高速轉(zhuǎn)換器時鐘分配器件的端接,使用時鐘分配器件1或者扇出緩沖器為ADC和DAC提供時鐘時，需要考慮印刷電路板上的走線和輸出端接，這是信號衰減的兩個主要來源。時鐘走線與信號擺幅
PCB上的走線類似于低通濾波器，當(dāng)時鐘信號沿著走線傳輸時，會造成
關(guān)鍵字：器件分配時鐘轉(zhuǎn)換器高速

如何解決FlexRay時鐘同步的同向漂移

隨著安全性要求的提高， CAN總線的帶寬就嫌不足，消息送達(dá)的確定性不夠。為此，一些汽車大廠和汽車電子的大廠成立了研發(fā)新型通信協(xié)議的聯(lián)盟[1]，目標(biāo)是開發(fā)出稱為FlexRay的協(xié)議，使它成為下一代車用通信協(xié)議的事實上
關(guān)鍵字：同向漂移同步時鐘解決 FlexRay 如何

基于ZigBee技術(shù)的公共時鐘系統(tǒng)構(gòu)建

摘要：構(gòu)建了一種基于ZigBee技術(shù)的公共時鐘系統(tǒng)，依據(jù)ZigBee的不同技術(shù)，分別構(gòu)建了它的總體結(jié)構(gòu)、時鐘同步算法以及軟硬件結(jié)構(gòu)。該公共時鐘系統(tǒng)在某電站辦公綜合樓內(nèi)經(jīng)過一年的實驗運(yùn)行，結(jié)果表明系統(tǒng)時鐘同步精度高
關(guān)鍵字：系統(tǒng) 構(gòu)建時鐘公共 ZigBee 技術(shù) 基于

基于LPC2131的實時時鐘控制設(shè)計

摘要：實時時鐘在工業(yè)系統(tǒng)中具有良好的應(yīng)用前景。本系統(tǒng)以微控制器LPC2131為核心控制器，控制內(nèi)部實時時鐘，實現(xiàn)對秒、分、小時等各個時間寄存器的準(zhǔn)確操作，通過串口將采集到的數(shù)據(jù)發(fā)送到上位機(jī)。本文詳細(xì)給出硬件設(shè)
關(guān)鍵字：控制設(shè)計時鐘實時 LPC2131 基于

用于以太網(wǎng)物理層時鐘同步PLL的VCO設(shè)計

摘要：研究了一種基于以太網(wǎng)物理層時鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過級聯(lián)11級環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時鐘的
關(guān)鍵字： PLL VCO 設(shè)計同步時鐘以太網(wǎng) 物理用于

精確時鐘同步確保IP網(wǎng)電信級特性

回顧以太網(wǎng)同步技術(shù)的發(fā)展，我們曾在以太網(wǎng)上用過互聯(lián)網(wǎng)網(wǎng)絡(luò)時間協(xié)議NTP(Network Time Protocol)技術(shù)，簡單網(wǎng)絡(luò)時間協(xié)議SNTP(Simple Network Time Protocol)技術(shù)，GPS技術(shù)或用T1/E1和以太網(wǎng)組成混合網(wǎng)絡(luò)來增加以太網(wǎng)
關(guān)鍵字：電信特性 IP 確保時鐘同步精確

新型時鐘日歷芯片DS12C887的應(yīng)用設(shè)計

摘要：介紹了時鐘日歷芯片DS12C887的主要功能、特點和內(nèi)部地址分布，給出了C8051F020與DS12C887的硬件接口電路和相關(guān)程序設(shè)計方法。
關(guān)鍵詞：日歷；時鐘DS12C887；外部存儲器；時鐘

0 引言
DS12C887是Dalla
關(guān)鍵字：應(yīng)用設(shè)計 DS12C887 芯片時鐘日歷新型

免費(fèi)的 I/O：改進(jìn) FPGA 時鐘分配控制

可編程時鐘器件集成了主要的時序元件，如一個PLL、分頻器、扇出緩沖器、零延遲緩沖器，從而節(jié)省電路板面積、降低成本，并提高性能。使用諸如ispClock5400D系列器件，設(shè)計人員可以更好地規(guī)劃其特定系統(tǒng)的理想時鐘產(chǎn)生和分配電路，更好地利用其FPGA上的I/O。
關(guān)鍵字：分配控制時鐘 FPGA I/O 改進(jìn) 免費(fèi)

基于單片機(jī)的日歷時鐘模塊設(shè)計

針對目前測控系統(tǒng)中對時間控制的需要，結(jié)合實時時鐘PS1288的類型與特點，提出一種基于單片機(jī)的日歷時鐘的設(shè)計方法。該系統(tǒng)以AT89C52單片機(jī)為控制核心，采用實時日歷時鐘芯片DS12887作為實時日歷時鐘芯片，為系統(tǒng)提供詳細(xì)的年、月、日、星期和小時、分等時間信息。通過對DS12887的詳細(xì)分析，設(shè)計其與單片機(jī)的硬件接口。闡述該系統(tǒng)的硬件構(gòu)成和軟件設(shè)計過程，并給出了相應(yīng)的硬件原理圖和軟件流程圖。結(jié)果表明，DS12887時鐘芯片具有低功耗、外圍接口簡單、精度高、工作穩(wěn)定可靠等優(yōu)點，可廣泛用于各種需要較高精度的
關(guān)鍵字：模塊設(shè)計時鐘日歷單片機(jī) 基于

ADF4157在數(shù)字預(yù)失真時鐘方案中的應(yīng)用

在現(xiàn)代電子技術(shù)的設(shè)計與開發(fā)過程中. 特別是在通信、雷達(dá)、航空、航天以及儀器儀表等領(lǐng)域，都需要進(jìn)一步提高一系列高精度、高穩(wěn)定度的頻率源的頻率精度，頻率合成器是無線通信設(shè)備中的一個重要組成部分，其設(shè)計
關(guān)鍵字： 4157 ADF 數(shù)字預(yù)失真時鐘

PCM串行數(shù)據(jù)流同步時鐘提取設(shè)計

摘要：為了產(chǎn)生語音調(diào)度系統(tǒng)中數(shù)據(jù)接收端異步接收PCM30／32路一次群串行數(shù)提流所需同步時鐘的目的，采用以分頻計數(shù)器為基礎(chǔ)模塊，輔以相位校正和誤校正處理模塊從已知速率PCM數(shù)據(jù)流中提取同步時鐘信號的方法，利用可
關(guān)鍵字： PCM 串行數(shù)據(jù)流時鐘

基于門控時鐘的低功耗電路實現(xiàn)方案

摘　要:研究了門控時鐘技術(shù)在130 nm工藝、基于高閾值標(biāo)準(zhǔn)單元庫下的低功耗物理實現(xiàn)方法。詳細(xì)闡述了多級門控時鐘技術(shù)的作用機(jī)制和參數(shù)的設(shè)置方法，給出了基于門控時鐘的后端實現(xiàn)流程，著重分析了插入門控時鐘對時鐘
關(guān)鍵字：實現(xiàn) 方案電路功耗時鐘基于

移相時鐘測頻模塊設(shè)計方案

本文根據(jù)雷達(dá)發(fā)射機(jī)頻率快速變化的特點，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結(jié)合等精度內(nèi)插測頻原理，對整形放大后的脈沖直接計數(shù)，實現(xiàn)對下變頻后單脈沖包絡(luò)的載波快速測頻。具有測量精度高，測量用
關(guān)鍵字：移相時鐘測頻模塊設(shè)計

共288條 12/20 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

時鐘介紹

時鐘的概念多用于數(shù)字語音交換機(jī)，因為數(shù)字交換對于以時隙為單位的交換單位而言，其時間性的重要程度非常高。為保證交換機(jī)的正常工作，每套交換系統(tǒng)都必須配置精度極高的時鐘發(fā)生器，用于交換系統(tǒng)內(nèi)部工作。系統(tǒng)內(nèi)部的時鐘一般稱為內(nèi)時鐘。如果兩套交換系統(tǒng)協(xié)調(diào)工作，那么必須要在兩套系統(tǒng)之家，也就是兩個內(nèi)時鐘之間進(jìn)行協(xié)調(diào)，保證兩個時鐘同步工作，這就是時鐘同步，對于每套系統(tǒng)的內(nèi)時鐘而言，另一套系統(tǒng)的內(nèi)時鐘即為外時鐘 [ 查看詳細(xì) ]