首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 存儲器測試

SJTAG技術在ATCA體系的應用(圖)

惠瑞捷增加并行機制以縮減存儲器測試開發(fā)時間

  • 　　惠瑞捷半導體科技宣布將可編程接口矩陣應用于Verigy V5000e 工程工作站，以幫助存儲器制造商在應用V5000e進行工程，測試開發(fā)和調試時獲得并行測試能力。憑借該矩陣，V5000e 可以并行測試12顆芯片（DUT），減少產(chǎn)線上的操作人員的時間，同時大幅度提高了總產(chǎn)能。此矩陣還將V5000e的引腳數(shù)量從128提高到768個測試器資源引腳，從而能夠測量具有更高引腳數(shù)量的多種類型存儲器芯片，包括NOR、NAND、DRAM、SRAM以及 MCP。 　　由于產(chǎn)品壽命
  • 關鍵字： 并行機制  測量  測試  存儲器測試  單片機  惠瑞捷  開發(fā)時間  嵌入式系統(tǒng)  存儲器  
共2條 1/1 1

存儲器測試介紹

您好，目前還沒有人創(chuàng)建詞條存儲器測試!
歡迎您創(chuàng)建該詞條，闡述對存儲器測試的理解，并與今后在此搜索存儲器測試的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473