首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> (synopsys)

(synopsys) 文章 最新資訊

新思科技與中芯國(guó)際推出DesignWare USB 2.0 nanoPHY

  • 　　全球半導(dǎo)體設(shè)計(jì)制造軟件和知識(shí)產(chǎn)權(quán)領(lǐng)先企業(yè)新思科技有限公司和全球領(lǐng)先的半導(dǎo)體制造商中芯國(guó)際集成電路有限公司今天宣布開始提供用于中芯國(guó)際65納米(nanometer)低漏電(Low Leakage)工藝技術(shù)的新思科技經(jīng)硅驗(yàn)證的和獲得USB標(biāo)志認(rèn)證的DesignWare® USB 2.0 nanoPHY知識(shí)產(chǎn)權(quán)(IP)。作為一家提供包括控制器、PHY和驗(yàn)證IP等USB2.0接口完整IP解決方案的領(lǐng)先供應(yīng)商，新思科技繼續(xù)致力于通過提供高品質(zhì)IP助力設(shè)計(jì)人員降低集成風(fēng)險(xiǎn)，這些IP具備了驗(yàn)證過的互操作性，
  • 關(guān)鍵字： Synopsys  IP  65納米  DesignWare   

Synopsys推出快速原型系統(tǒng)HAPS-60系列

  • 下一代系統(tǒng)提供最高的性能、最高的容量、預(yù)測(cè)試IP和獨(dú)有先進(jìn)驗(yàn)證功能 美國(guó)加利福尼亞州山景城，2010年5月—— 全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）今天宣布推出快速原型系統(tǒng)HAPS™-60系列，這是一種可降低復(fù)雜SoC設(shè)計(jì)和驗(yàn)證挑戰(zhàn)的綜合解決方案。HAPS-60系列是Confirma™ Rapid Prototyping Platform快速原型平臺(tái)的一部分，是一種易于使用和具有高性價(jià)比的快
  • 關(guān)鍵字： Synopsys  HAPS-60  SoC  

Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍

  • 　　Synopsys日前宣布，在其Galaxy設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的RTL綜合工具Design Compiler 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。Design Compiler自1988年問世以來，隨著工藝技術(shù)從1.5微米到32納米的進(jìn)步，而不斷得到調(diào)整升級(jí)。而今時(shí)序與面積布線的優(yōu)化已成為主要的挑戰(zhàn)，最新版工具與時(shí)俱進(jìn)，針對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展，為Synopsys布局布線解決方案IC Compiler提供“物理層指引”;將時(shí)序和面積的一致性提升至5%的同時(shí)，還將IC
  • 關(guān)鍵字： Synopsys  RTL  32納米  

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

  • 　　全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司日前宣布：該公司在其Galaxy™設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計(jì)中極具挑戰(zhàn)性的進(jìn)度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實(shí)現(xiàn)進(jìn)程。為了應(yīng)對(duì)這些挑戰(zhàn)，Design Compiler 2010對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展，為Synopsys旗艦布局布線解決方案IC Compile
  • 關(guān)鍵字： Synopsys  Galaxy  RTL  

Synphony：IC設(shè)計(jì)因此而改變

  • 　　假如IC設(shè)計(jì)的速度能夠加快數(shù)倍，那么擁有各種復(fù)雜功能的各類電子產(chǎn)品將再次改變我們的生活。 　　IC設(shè)計(jì)中設(shè)計(jì)與驗(yàn)證的流程通常需要數(shù)月甚至數(shù)年，其中的人工重新編碼的過程費(fèi)時(shí)且容易出錯(cuò)，Synopsys選擇這一環(huán)節(jié)為突破，開發(fā)出了Synphony高層次綜合EDA工具，通過其獨(dú)特的MATLAB語(yǔ)言、基于模型的解決方案，針對(duì)ASIC和FPGA芯片設(shè)計(jì)實(shí)現(xiàn)了10倍的設(shè)計(jì)與驗(yàn)證能力。 　　據(jù)Synopsys公司總監(jiān)Chris Eddington介紹，Synphony的創(chuàng)意來自被收購(gòu)的Synplicity公司，
  • 關(guān)鍵字： Synopsys  IC設(shè)計(jì)  EDA  

Synopsys推出Synphony高層次綜合

  • 　　全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件、硬件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(NASDAQ: SNPS)，今天宣布推出其Synphony HLS (High Level Synthesis)解決方案。該解決方案集成了M語(yǔ)言和基于模型的綜合法，與 傳統(tǒng)RTL流程相比，能夠?yàn)橥ㄐ藕投嗝襟w應(yīng)用提供高達(dá)10倍速的更高的設(shè)計(jì)和驗(yàn)證能力。Synphony HLS為ASIC 和 FPGA的應(yīng)用、架構(gòu)和快速原型生成最優(yōu)化的RTL。此外，通過在虛擬平臺(tái)中為系統(tǒng)驗(yàn)證和早期軟件開發(fā)生成C模型，Synphony HLS補(bǔ)充
  • 關(guān)鍵字： Synopsys  Synphony  HLS  

用智慧與激情迎接危機(jī)中的幸福

  • 　　簡(jiǎn)·奧斯汀的《理智與情感》告訴我們，若要在地位和金錢都凌駕于愛情之上的社會(huì)得到幸福，一定要懂得在理智與情感之間取得平衡。對(duì)于在競(jìng)爭(zhēng)激烈的科技領(lǐng)域駕御企業(yè)走向成功，同樣不可缺少智慧和激情的平衡。近日，記者在北京采訪了Synopsys公司董事長(zhǎng)兼首席執(zhí)行官Aart De Geus先生，這位一直強(qiáng)調(diào)以智慧和激情引領(lǐng)企業(yè)成功的商業(yè)奇才談起了應(yīng)對(duì)金融危機(jī)下的企業(yè)發(fā)展策略。 　　讓De Geus先生可以坐在記者面前談笑風(fēng)生最重要的支撐就是Synopsys公司是在EDA行業(yè)中少數(shù)幾個(gè)業(yè)績(jī)預(yù)期繼續(xù)增長(zhǎng)
  • 關(guān)鍵字： Synopsys  EDA  IP  200907  

新思科技VCS多核技術(shù)使驗(yàn)證速度提升兩倍

  • 全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)與制造的軟件和知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技（Nasdaq：SNPS）今天發(fā)布了VCS?功能驗(yàn)證解決方案...
  • 關(guān)鍵字： Synopsys  VCS  新思科技  驗(yàn)證  

Synopsys推出其擴(kuò)展型Confirma快速原型平臺(tái)

  • 　　全球領(lǐng)先半導(dǎo)體設(shè)計(jì)和制造軟件及IP供應(yīng)商Synopsys公司，今天宣布推出其擴(kuò)展型Confirma?快速原型平臺(tái)。通過引入最近收購(gòu)的CHIPit?各種產(chǎn)品、工具和技術(shù)，簡(jiǎn)化了快速原型構(gòu)建的實(shí)施和部署工作，確保用戶可以更快地開始硬件輔助系統(tǒng)驗(yàn)證和嵌入式軟件開發(fā)。再輔之以HAPS高性能原型硬件，擴(kuò)展型Confirma平臺(tái)現(xiàn)可同時(shí)提供軟件可配置架構(gòu)和基于事務(wù)的協(xié)同驗(yàn)證能力。Confirma平臺(tái)結(jié)合了經(jīng)過驗(yàn)證的原型方法、IP、服務(wù)、硬件和軟件，對(duì)于多種原型應(yīng)用來說都是一個(gè)全面的解決方案。S
  • 關(guān)鍵字： Synopsys  Confirma  

Synopsys開創(chuàng)快速原型新時(shí)代

  • 　　美國(guó)加利福尼亞州MOUNTAIN VIEW ，2009年2月9日—全球領(lǐng)先半導(dǎo)體設(shè)計(jì)和制造軟件及IP供應(yīng)商Synopsys公司（納斯達(dá)克股票代碼：SNPS），今天宣布推出其擴(kuò)展型Confirma™快速原型平臺(tái)。通過引入最近收購(gòu)的CHIPit®各種產(chǎn)品、工具和技術(shù)，簡(jiǎn)化了快速原型構(gòu)建的實(shí)施和部署工作，確保用戶可以更快地開始硬件輔助系統(tǒng)驗(yàn)證和嵌入式軟件開發(fā)。再輔之以HAPS高性能原型硬件，擴(kuò)展型Confirma平臺(tái)現(xiàn)可同時(shí)提供軟件可配置架構(gòu)和基于事務(wù)的協(xié)同驗(yàn)證能力。Conf
  • 關(guān)鍵字： Synopsys  Confirma  

Altera攜手Synopsys為ASIC設(shè)計(jì)提供Nios II處理器內(nèi)核

  • 　　Altera和Synopsys宣布，Altera流行的Nios II處理器內(nèi)核可通過DesignWare Star IP包提供許可給客戶使用。這一新品擴(kuò)展了Altera現(xiàn)有的FPGA和HardCopy®結(jié)構(gòu)化ASIC產(chǎn)品供給，幫助Nios II用戶將設(shè)計(jì)移植到標(biāo)準(zhǔn)單元ASIC。Nios II處理器內(nèi)核是應(yīng)用最廣泛的FPGA處理器，其客戶群有5,000多家電子設(shè)備生產(chǎn)商，包括世界上排名靠前的OEM。 　　通過DesignWare Star IP包，設(shè)計(jì)人員可以使用一流Star IP供應(yīng)商開發(fā)的
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  Altera  Synopsys  Nios  II  MCU和嵌入式微處理器  

Synopsys宣布DesignWare® USB 2.0 nanoPHY IP已獲USB標(biāo)志認(rèn)證

  • Synopsys公司宣布基于中芯國(guó)際130納米G工藝的DesignWare?  USB 2.0 nanoPHY IP已獲USB標(biāo)志認(rèn)證，PCI Express (PCIe) PHY IP已通過一致性測(cè)試。作為用于PCI Express和 USB 2.0 的完整IP解決方案的領(lǐng)先技術(shù)供應(yīng)商，Synopsys一貫為設(shè)計(jì)者提供高質(zhì)量IP，該IP不但集成風(fēng)險(xiǎn)低、上市時(shí)間短，而且具有很高
  • 關(guān)鍵字： 消費(fèi)電子  Synopsys  中芯國(guó)際  USB  消費(fèi)電子  

校企合作誰獲益

  •     近年來，高校與企業(yè)間的合作越來越多。與《電子產(chǎn)品世界》曾經(jīng)合作過大學(xué)計(jì)劃的就有TI，NI，Altera，F(xiàn)reescale，Xilinx，ST，Microchip，ARM，英蓓特等很多企業(yè)。大學(xué)通過與企業(yè)合作，與市場(chǎng)聯(lián)系得更緊密，知道市場(chǎng)更需要什么樣的人才，從企業(yè)引入了資金和項(xiàng)目；學(xué)生通過參加企業(yè)組織的大學(xué)計(jì)劃，得到了實(shí)踐和鍛煉機(jī)會(huì)，從而有更多機(jī)會(huì)在畢業(yè)后進(jìn)入世界一流的企業(yè)工作；企業(yè)通過組織大學(xué)計(jì)劃，加強(qiáng)了與高校的溝通和聯(lián)系，使企業(yè)形象和技術(shù)理念深入人心，從中獲得了優(yōu)
  • 關(guān)鍵字： 高校  企業(yè)  合作  Synopsys  ST  大學(xué)計(jì)劃  

Synopsys在華確立VMM驗(yàn)證方法標(biāo)準(zhǔn)

  • 　　Synopsys今天宣布，由ARM 和 Synopsys 公司推出的SystemVerilog 驗(yàn)證方法學(xué)（VMM）被中國(guó)主要電子公司采用，用于開發(fā)先進(jìn)驗(yàn)證環(huán)境。Synopsys 還宣布，《SystemVerilog 驗(yàn)證方法學(xué)》一書中文版已由中國(guó)航空航天大學(xué)出版發(fā)行。至今，本書的英文版已售出3,500多本。 　　《SystemVerilog 驗(yàn)證方法學(xué)》由 ARM 和 Synopsys 公司的技術(shù)專家共同撰寫，書中描繪了如何使用 SystemVerilog 創(chuàng)建采用覆蓋主導(dǎo)、隨機(jī)約束、基于斷言驗(yàn)證
  • 關(guān)鍵字： Synopsys  VMM  單片機(jī)  嵌入式系統(tǒng)  

Synopsys發(fā)布DESIGN COMPILER 2007

  • Synopsys發(fā)布了最新版 DESIGN Compiler 綜合解決方案—— Design Compiler 2007。新版本擴(kuò)展了拓?fù)浼夹g(shù)，以加速采用先進(jìn)低功耗和測(cè)試技術(shù)的設(shè)計(jì)收斂，幫助設(shè)計(jì)人員提高生產(chǎn)效率和 IC 性能。 拓?fù)浼夹g(shù)可幫助設(shè)計(jì)人員正確評(píng)估芯片在綜合過程中的功耗，在設(shè)計(jì)早期解決所有功耗問題。此外，還支持 Design Compiler 2007 中新的測(cè)試壓縮技術(shù)，在實(shí)
  • 關(guān)鍵字： Synopsys  消費(fèi)電子  消費(fèi)電子  
共177條 10/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473