基于FPGA的高精度數(shù)字電源設(shè)計

5 高精度PWM脈沖的生成

FPGA實現(xiàn)PWM部分設(shè)計框圖如圖5所示。

　　PWM的生成主要由脈寬寄存器、緩沖寄存器、周期寄存器、死區(qū)寄存器、死區(qū)發(fā)生器、數(shù)值比較器、控制邏輯等部分組成。脈寬寄存器,決定各路PWM信號的脈寬;緩沖寄存器,實現(xiàn)對脈寬數(shù)據(jù)的緩沖;周期寄存器,決定PWM的斬波周期;死區(qū)寄存器,決定H橋臂的死區(qū)時間。脈寬寄存器在每個開關(guān)周期更新一次,其輸出數(shù)據(jù)經(jīng)緩沖后與基準(zhǔn)計數(shù)器進(jìn)行數(shù)值比較,得到各路PWM信號。再經(jīng)死區(qū)電路處理,最后產(chǎn)生4路PWM驅(qū)動信號,驅(qū)動相應(yīng)的功率器件。

　　基準(zhǔn)計數(shù)器,用來產(chǎn)生類似模擬電路中的三角波基準(zhǔn),是一個最小計算值為0,最大計算值為周期寄存器中保存的數(shù)值、計數(shù)方向交替變換的可逆計數(shù)器。基準(zhǔn)計數(shù)單元在最大計數(shù)值時產(chǎn)生一個同步信號SYN,當(dāng)其有效時將4個脈沖寬度的數(shù)據(jù)存入各自的緩沖寄存器,實現(xiàn)雙緩沖,使各個脈沖寬度寄存器在SYN無效時可依次更新而不影響最終的功率器件導(dǎo)通。

6 結(jié)束語

　　本文以FPGA芯片EP1C20為核心,敘述了實現(xiàn)數(shù)字化電源控制調(diào)節(jié)器的一種方法,根據(jù)現(xiàn)場工藝要求在FPGA中可靈活配置控制方案而無需重新配置硬件,外圍電路(如ADC、DAC等)選用高精度、低溫漂的器件,從而實現(xiàn)高精度的數(shù)字化電源,這是模擬系統(tǒng)所不及的。同時,由于控制調(diào)節(jié)的核心采用了數(shù)字化電路,系統(tǒng)自身的抗干擾能力明顯優(yōu)于模擬系統(tǒng)。

　　目前,在很多應(yīng)用領(lǐng)域中,需要數(shù)十臺甚至更多電源同時協(xié)調(diào)工作,即適應(yīng)網(wǎng)絡(luò)化電源應(yīng)用,而上述方案的數(shù)字化電源,通過Nios軟核CPU的強(qiáng)大通訊功能,可以很方便的實現(xiàn)批量電源的網(wǎng)絡(luò)化管理。